2. LVDS电气特性：差分信号原理、共模电压范围、摆幅电压（350mV）、终端匹配电阻（100Ω）
好，咱们今天聊聊LVDS的电气特性。说实话，很多工程师画LVDS接口时，照着参考设计抄一遍就完事了。但真遇到信号质量不好、眼图张不开的时候，才回头来查这些基础参数。我个人习惯是，先把电气特性吃透，再去画PCB，这样心里有底。
2.1 差分信号原理：为什么是“差”而不是“单”？
LVDS全称是Low-Voltage Differential Signaling，低压差分信号。说白了，就是用两根线传一个信号。一根传正相，一根传反相。接收端看的是两根线之间的电压差，而不是对地的电压。
你想想看，单端信号比如TTL或CMOS，信号是相对于GND的。GND上如果有噪声，信号就跟着抖。差分信号就不一样了——两根线受到的噪声几乎一样，一减就抵消了。这就是共模抑制。
我在项目中遇到过一件事：一块板子上同时有LVDS视频接口和DC-DC电源。DC-DC的开关噪声很大，单端信号线都被干扰得不行。但LVDS那条链路，眼图依然干净。嗯，这就是差分信号的优势。
核心要点：差分信号传输的是两根线之间的电压差，不是对地电压。共模噪声在接收端被抵消。
2.2 共模电压范围：1.2V 左右的“浮动地”
LVDS的共模电压，标准规定是1.125V到1.375V，典型值是1.2V。什么意思呢？就是两根线的平均电压大概在1.2V左右。
为什么会这样？因为LVDS的驱动端是电流源，输出电流约3.5mA，经过100Ω终端电阻，产生350mV的差分摆幅。这个350mV是叠加在1.2V共模电压上的。所以单根线的电压范围大约是1.025V到1.375V。
我刚开始做LVDS设计时，总觉得这个共模电压不重要。直到有一次，我用了一个共模电压范围只有0.5V到2.0V的接收器，结果发送端的共模电压偏到了1.5V，接收器直接饱和了。嗯，从那以后我再也不敢忽略共模电压范围了。
注意：发送端和接收端的共模电压范围必须匹配。如果发送端输出共模电压超出接收端的输入共模范围，信号会失真甚至无法识别。
2.3 摆幅电压：350mV 的“小信号”优势
LVDS的差分摆幅只有350mV，典型值。相比TTL的3.3V或5V，这简直是小巫见大巫。但小有小的好处。
第一，功耗低。电压摆幅小，电流也小，功耗自然低。LVDS每通道的功耗大约只有1.2mW左右，比LVCMOS低一个数量级。
第二，电磁干扰小。电压变化幅度小，产生的电磁场就弱，EMI问题好解决得多。
第三，速度快。小摆幅意味着信号上升时间可以更短，更容易达到Gbps级别的速率。
我记得有一次调试一块高速板，LVDS链路速率跑到1.5Gbps，眼图依然很漂亮。换成同速率的单端信号，早就眼图闭合了。说白了，350mV是LVDS的精髓。
| 参数 | LVDS | LVCMOS (3.3V) | CML |
|---|---|---|---|
| 差分摆幅 | 350mV | 3.3V (单端) | 400mV |
| 功耗/通道 | ~1.2mW | ~10mW | ~20mW |
| 最大速率 | 3.125Gbps | ~200Mbps | 10Gbps+ |
| EMI | 低 | 高 | 中 |
2.4 终端匹配电阻：100Ω 的“精确”要求
LVDS要求终端匹配电阻为100Ω，精度最好在1%以内。这个电阻跨接在接收端的差分线对之间。
为什么是100Ω？因为LVDS传输线的特征阻抗通常设计为100Ω差分阻抗。终端匹配就是为了消除反射。如果不匹配，信号会在线上来回反弹，眼图就乱了。
我曾经犯过一个低级错误：为了省一个电阻，直接用两个50Ω电阻串联代替100Ω。结果呢？两个电阻的精度不一致，实际阻抗变成了102Ω，反射系数虽然不大，但在高速下还是造成了眼图抖动。后来老老实实用了0603封装的1%精度100Ω电阻，问题解决。
实战建议：终端电阻要尽量靠近接收器引脚放置，走线越短越好。我一般控制在5mm以内。如果接收器内部已经集成了终端电阻，外部就不需要再加了，但要注意确认。
2.5 避坑指南：我踩过的几个坑
- 共模电压漂移：我曾经用了一款LVDS驱动器，它的共模电压会随温度变化。在高温下共模电压漂到了1.45V，超出了接收器的范围。后来我加了共模反馈电路才稳住。
- 终端电阻位置不对：有一次我把终端电阻放在了发送端，结果信号在线上来回反射，眼图惨不忍睹。记住，终端电阻一定要放在接收端。
- 差分线不等长：差分线如果不等长，共模噪声抑制能力会下降。我一般要求等长误差控制在5mil以内。
- 忽略AC耦合电容：如果发送端和接收端的共模电压不一致，需要加AC耦合电容。电容值一般选0.1μF，但要考虑信号速率，太低会衰减低频分量。
2.6 小结
LVDS的电气特性，说白了就是四个数字：差分、1.2V、350mV、100Ω。但每个数字背后都有讲究。差分信号抗噪声，1.2V共模电压要匹配，350mV摆幅低功耗高速，100Ω终端匹配防反射。
你想想看，这些参数环环相扣。共模电压不对，接收器可能饱和；终端电阻不准，眼图可能闭合；摆幅太小，信噪比不够。所以，画PCB之前，先把这些电气特性吃透，后面才能少走弯路。
下一章咱们聊LVDS的PCB布局实战，到时候我会分享一些具体的走线规则和层叠设计。嗯，敬请期待。