第3章 LVDS信号完整性基础

3. LVDS信号完整性基础：传输线理论、特性阻抗、反射与振铃、眼图基础概念

好，我们进入第三章。这一章是LVDS设计的理论基础，说白了就是信号完整性的四大基石：传输线、特性阻抗、反射振铃、还有眼图。很多工程师觉得这些理论太抽象，直接上手画板子。我年轻时也这么干过，结果板子回来，LVDS信号根本没法看。嗯，从那以后，我老老实实把这几块补上了。

先问一个问题：当你给一根导线一端加电压，另一端是立刻就有信号吗？

答案是否定的。信号在PCB上传播需要时间。这个速度大约是光速的一半，也就是每纳秒15厘米左右。你想想看，对于1Gbps的LVDS信号，一个比特的持续时间才1纳秒。信号在这段时间里，只能走15厘米。

所以，当你的走线长度超过信号上升沿对应物理长度的1/6时，就必须用传输线理论来分析。这个临界点，我习惯叫它「电气长线」。举个例子，LVDS的典型上升时间约300ps，对应的物理长度约4.5厘米。只要走线超过7-8毫米，就不能当普通导线看了。

核心判断标准：

特性阻抗这个概念，很多新手觉得玄乎。其实说白了，它就是信号在传输线上「看到」的瞬时阻抗。这个值由传输线的物理结构决定，跟信号频率、走线长度都没关系。

对于LVDS，标准要求差分阻抗是100Ω ±10%。单端阻抗通常是50Ω。为什么是100Ω？这是功耗、噪声、EMI综合权衡的结果。我在一个项目中试过把差分阻抗做到90Ω，结果眼图质量明显下降，后来老老实实改回100Ω。

影响特性阻抗的因素有四个：

个人经验：我建议在PCB设计阶段，就让板厂提供阻抗控制叠层。别自己算，算不准的。板厂有他们的工艺参数，直接让他们出阻抗线宽表，省心省力。

反射是怎么产生的？很简单，阻抗不连续。信号在传输线上跑，突然遇到阻抗变化的地方，一部分能量就反射回来了。反射系数公式：

反射系数 Γ = (Z_load - Z0) / (Z_load + Z0)

如果负载阻抗等于特性阻抗，Γ=0，没有反射。如果开路，Γ=1，全反射。如果短路，Γ=-1，反相反射。

反射带来的直接后果就是振铃。你想想看，信号在源端和负载端之间来回反弹，波形上就出现了过冲、下冲、还有那些讨厌的振荡。我曾经调试过一个LVDS时钟信号，示波器上看波形边缘全是毛刺，后来发现是源端匹配电阻没焊对位置。

避坑指南：我曾经遇到一个案例，LVDS走线在BGA扇出区域被迫换层，结果过孔处阻抗突变，反射严重。后来在过孔旁边加了一对地过孔，把回流路径缩短，问题才解决。记住：换层必加地过孔，这是铁律。

解决反射的方法就两个：

LVDS标准要求终端匹配电阻必须放在接收端，而且越近越好。我习惯把匹配电阻放在接收器引脚旁边，距离不超过5毫米。

眼图是什么？说白了，就是把很多个比特的波形叠加在一起，看信号的质量。为什么叫眼图？因为看起来像一只睁开的眼睛。

眼图能告诉我们什么？

对于LVDS，标准眼图要求眼高至少200mV，眼宽至少占UI的60%。UI就是单位间隔，对于1Gbps信号，UI=1ns，眼宽至少600ps。

LVDS眼图合格标准（参考）：

我记得有一次，一个同事设计的LVDS链路，仿真眼图看着还行，但实际测试眼图闭合严重。查了半天，发现是PCB上有一对差分线间距不均匀，导致共模噪声转成了差模。嗯，这就是为什么我反复强调：差分走线必须等长、等宽、等间距。

小技巧：调试眼图时，别只看眼高眼宽。把示波器的余晖模式打开，看那些「幽灵」一样的抖动轨迹。这些轨迹往往暴露了电源噪声或串扰问题，是定位故障的好帮手。

好了，这一章的内容就这些。传输线理论让你理解信号怎么走，特性阻抗告诉你走线该怎么设计，反射和振铃是你要避免的坑，眼图则是检验一切的标准。下一章，我们开始讲LVDS的PCB布局实战，到时候会用到这些基础知识。