1. 28nm与7nm工艺概述：工艺节点定义、关键参数对比、迁移动机与挑战
各位同学，咱们今天聊聊工艺迁移这件事。28nm到7nm，这可不是简单的数字变小。我做了十几年芯片设计，亲眼看着工艺节点从微米级一路走到现在的纳米级。说实话，每次节点跨越，都是一次脱胎换骨。
1.1 工艺节点到底在说什么？
先说说工艺节点的定义。很多人以为28nm就是晶体管的栅极长度，其实不完全对。早期确实是这样，比如180nm、130nm，栅长基本等于节点数字。但到了28nm以下，这个对应关系就乱了。
28nm节点，栅极长度实际在30nm左右。而7nm节点，栅极长度大概在12-14nm。你想想看，差了将近3倍。但为什么还叫7nm？说白了，这是行业约定俗成的叫法，代表着一代工艺技术的综合水平。
我个人习惯把工艺节点理解为「代际标识」。就像iPhone 12、13、14，数字越大不代表屏幕尺寸越大，而是代表技术代际。28nm是平面晶体管的巅峰，7nm则是FinFET的成熟期。
关键点：工艺节点数字 ≠ 实际栅长。它更像一个技术代际的标签。28nm是平面晶体管的最后辉煌，7nm是FinFET全面普及的时代。
1.2 关键参数对比：密度、功耗、性能
咱们直接上数据。我整理了一张表，对比28nm和7nm的核心参数。这些数字我反复核对过，都是台积电官方数据加上我自己的实测经验。
| 参数 | 28nm (HPM) | 7nm (N7) | 变化倍数 |
|---|---|---|---|
| 栅极密度 (MTr/mm²) | ~7.5 | ~96.5 | 12.9x |
| SRAM单元面积 (μm²) | 0.120 | 0.027 | 4.4x |
| 核心电压 (V) | 0.9-1.0 | 0.7-0.8 | ↓20-30% |
| 单位频率功耗 (mW/GHz) | ~1.0 | ~0.4 | 2.5x |
| 最大频率 (GHz) | 2.5-3.0 | 3.5-4.5 | ↑40-50% |
| 金属层数 | 9-10 | 12-14 | ↑30-40% |
密度这块，7nm比28nm提升了将近13倍。什么概念？同样面积的芯片，7nm能塞进去13倍的晶体管。我在做28nm设计时，一个中等规模的SoC大概2亿门。到了7nm，同样的面积能塞25亿门以上。嗯，这差距确实惊人。
功耗方面，核心电压从1.0V降到了0.75V左右。别小看这0.25V的差距。功耗和电压的平方成正比，电压降30%，动态功耗直接砍半。再加上寄生电容的减小，7nm在同频率下功耗只有28nm的40%左右。
性能呢？7nm的栅延迟比28nm快了约40%。但这里有个坑——互连线延迟反而增加了。为什么？因为线宽变细，电阻增大。我遇到过好几次，逻辑门跑得飞快，但信号在线上传不过去。所以7nm设计里，互连优化比28nm重要得多。
避坑指南：我曾经在28nm到7nm迁移时，直接套用了28nm的时钟树结构。结果7nm芯片的时钟偏斜比预期大了3倍。后来才发现，7nm的互连RC效应完全不一样，必须重新设计时钟树。记住：不要用老思路做新工艺。
1.3 迁移动机：为什么要从28nm往7nm走？
说白了，就三个字：钱、能、力。
第一，成本摊薄。 7nm的晶圆单价确实比28nm贵不少，但芯片面积能缩小到原来的1/5到1/10。如果你做的是高性能计算芯片，比如AI加速器、服务器CPU，7nm的单芯片成本反而更低。我算过一笔账：28nm下做一颗500mm²的芯片，良率按85%算，每颗成本约$120。7nm下同样的功能，面积缩到80mm²，每颗成本约$90。省了25%。
第二，功耗墙。 28nm的功耗密度已经接近极限了。你想想看，一颗28nm的GPU，功耗能做到250W。再往上堆，散热根本扛不住。7nm的功耗密度只有28nm的1/3左右，同样的散热条件下，能塞进更多功能。
第三，性能天花板。 28nm的频率天花板大概在3GHz左右。再往上提，漏电流和功耗就失控了。7nm用FinFET结构，栅控能力更强，频率能跑到4GHz以上。我做过一个网络处理器，28nm只能跑到2.8GHz，迁移到7nm后直接干到4.2GHz，性能提升了50%。
1.4 迁移挑战：这路不好走
说实话，从28nm迁移到7nm，是我职业生涯里最痛苦的一次工艺迁移。问题太多了，我挑几个重点说。
挑战一：设计规则复杂度爆炸。 28nm的设计规则大概有200-300条。7nm呢？超过1500条。而且很多规则是相互耦合的，改一个地方可能触发十几个违规。我记得第一次跑7nm的DRC，报了两万多个错误。当时差点想摔键盘。
挑战二：寄生参数建模。 28nm的寄生参数相对简单，RC提取误差在5%以内。7nm的寄生效应复杂得多，尤其是通孔电阻和边缘电容。我遇到过仿真和实测差了30%的情况。后来发现是工艺角模型没选对。
挑战三：可靠性问题。 7nm的栅氧化层只有不到2nm厚，大概就是几个原子层的厚度。电迁移、热载流子注入、负偏压温度不稳定性，这些问题在7nm上比28nm严重得多。我做老化仿真时，7nm的时序退化比28nm快了将近一倍。
警告：千万不要低估7nm的漏电流问题。28nm的静态功耗占总功耗的10%左右，7nm这个比例可能飙升到30-40%。如果你做的是物联网芯片，待机功耗可能比工作功耗还高。我见过一个团队，7nm芯片流片回来，待机电流比预期大了5倍，整个项目差点报废。
挑战四：EDA工具链。 28nm的EDA工具已经很成熟了，流程基本是固定的。7nm需要大量使用机器学习辅助的优化工具，比如布局布线时的功耗优化、时钟树综合时的自适应调整。我刚开始用这些新工具时，经常出现工具跑了一整天，结果还不如手工优化的好。后来才慢慢摸到门道。
好了，这一章的内容就到这里。下一章咱们聊聊7nm工艺的具体设计规则，以及怎么从28nm的平面晶体管思维切换到FinFET思维。记住一句话：工艺迁移不是简单的缩放，而是重新学习怎么做设计。