第三章 基础层定义与用途
各位同学，今天我们来聊聊模拟版图设计中最基础、也最绕不开的东西——工艺层的定义与用途。说实话，很多新手一上来就急着画版图，结果连自己画的那层是什么都搞不清楚。我见过不少同事，画了几年版图，问起N阱和P阱的区别，还得翻手册。嗯，这不行。
咱们以SMIC工艺为例，把最常用的几个基础层掰开揉碎了讲清楚。你想想看，这些层就像盖房子的砖瓦水泥，不懂它们的特性，房子早晚要塌。
3.1 N阱（NW）与P阱（PW）
先说阱。阱是什么？说白了就是在硅衬底上挖一个“坑”，然后注入相反类型的杂质，形成一个局部区域。N阱就是P型衬底上的N型区域，P阱则是N型衬底上的P型区域。
N阱（NW）：
- 用途：为PMOS管提供衬底。PMOS管必须做在N阱里，这是工艺决定的。
- 电位：通常接最高电位（VDD），保证PN结反偏。
- 隔离：N阱和P衬底之间形成PN结隔离，能有效防止闩锁效应。
个人经验：我在项目中遇到过N阱电位接错的情况。有一次，一个实习生把N阱接到了GND，结果PMOS管的源端和阱之间直接正偏，电流大得吓人。芯片回来后，那个模块直接烧了。所以，N阱必须接VDD，这是铁律。
P阱（PW）：
- 用途：为NMOS管提供衬底。NMOS管做在P阱里。
- 电位：通常接最低电位（GND）。
- 注意：在双阱工艺中，P阱和N阱是同时形成的，但P阱的掺杂浓度通常比衬底高。
避坑指南：我曾经见过一个设计，P阱和N阱靠得太近，结果阱之间的穿通电压不够，导致漏电。SMIC工艺对阱间距有明确要求，千万别为了省面积而违规。
3.2 有源区（AA）
有源区，也叫扩散区。这是晶体管真正“干活”的地方。AA层定义了源、漏和沟道区域。没有AA，你的晶体管就是个摆设。
关键点：
- AA层是光刻中用来定义扩散窗口的。
- AA和PO（多晶硅）的交叠区域，就是MOS管的沟道。
- AA的宽度决定了晶体管的宽度（W），长度由PO的宽度决定（L）。
我个人习惯，画AA时一定会留出足够的余量。为什么？因为光刻有对准误差。如果AA和PO的对准偏差太大，晶体管的实际尺寸就会偏离设计值。我遇到过一款运放，因为AA偏移导致W/L变化了5%，结果增益直接掉了3dB。嗯，这种问题在仿真里根本看不出来。
3.3 多晶硅（PO）
PO层，就是多晶硅栅。它是MOS管的“开关”。
用途：
- 形成MOS管的栅极。
- 也可以用作电阻（多晶硅电阻），但精度一般。
- 在SMIC工艺中，PO还可以做电容的下极板。
注意：PO的线宽直接决定了晶体管的沟道长度。SMIC工艺对PO的CD（关键尺寸）控制非常严格。我建议你在画版图时，PO的拐角一定要用45度斜角，不要用直角。直角会导致电流集中，影响器件可靠性。
警告：PO层不能悬空！所有PO必须通过接触孔连接到金属层。我曾经见过一个设计，PO栅忘了打孔，结果那个晶体管根本没法工作。流片回来后才发现，白白浪费了一颗芯片。
3.4 N+注入（NP）与P+注入（PP）
NP和PP是注入层，用来定义源漏区的掺杂类型。说白了，就是给AA区域“加料”。
N+注入（NP）：
- 用于NMOS管的源漏区。
- 也用于N阱的接触区（阱接触）。
- 掺杂浓度高，电阻率低。
P+注入（PP）：
- 用于PMOS管的源漏区。
- 也用于P阱的接触区。
这里有个容易搞混的地方：NP和PP是“自对准”的。什么意思？就是注入时以PO为掩模，自动对准源漏区。所以，NP和PP的边界就是PO的边缘。你想想看，这多方便，省去了额外的对准步骤。
我个人经验：在画NP和PP时，一定要覆盖整个AA区域，但不要超出太多。超出太多会浪费面积，超出太少又可能漏掉边缘。SMIC工艺一般要求NP/PP比AA大0.1μm左右，这个值很关键。
3.5 接触孔（CO）
接触孔，就是连接硅层（AA或PO）和金属1的“桥梁”。没有CO，电流就上不了金属线。
关键参数：
- CO的尺寸：SMIC工艺中，CO通常是0.2μm×0.2μm（具体看工艺节点）。
- CO到AA/PO的包边：必须满足最小包边规则，否则接触不良。
- CO的间距：太近会导致短路，太远浪费面积。
技巧：我建议在电流较大的地方，多打几个CO。比如电源线上，用一排CO并联，可以有效降低接触电阻。我曾经在一个LDO设计中，因为CO数量不够，导致压降过大，输出精度不达标。后来加了两个CO，问题就解决了。
3.6 金属1（M1）
M1是版图中最底层的金属层，也是连接器件的第一层金属。它直接通过CO连接到AA或PO。
用途：
- 实现器件之间的局部互连。
- 作为电源和地线的第一层分配。
- 在模拟版图中，M1常用于匹配结构（如差分对）的连线。
注意：M1的电流密度有限。SMIC工艺中，M1的电流密度一般在1mA/μm左右（具体看工艺手册）。如果你要过大的电流，要么加宽M1，要么用上层金属（M2、M3等）。
我记得有一次，一个同事用M1走了一条10mA的电流线，宽度只画了2μm。结果芯片回来后，那条线直接熔断了。嗯，这就是不查工艺手册的后果。
3.7 各层关系总结
为了让你看得更清楚，我整理了一个表格：
| 层名 | 全称 | 主要用途 | 电位/连接 |
|---|---|---|---|
| NW | N阱 | PMOS衬底 | VDD |
| PW | P阱 | NMOS衬底 | GND |
| AA | 有源区 | 源漏、沟道 | 通过CO接M1 |
| PO | 多晶硅 | 栅极、电阻 | 通过CO接M1 |
| NP | N+注入 | NMOS源漏、NW接触 | 与AA重叠 |
| PP | P+注入 | PMOS源漏、PW接触 | 与AA重叠 |
| CO | 接触孔 | 连接AA/PO到M1 | 硅到金属 |
| M1 | 金属1 | 底层互连 | 通过VIA接上层 |
好了，这一章的内容就这么多。基础层虽然看起来简单，但每一个细节都可能决定芯片的成败。你想想看，如果连N阱和P阱都分不清，后面的版图设计根本没法做。下一章我们会讲器件结构，到时候这些基础层会反复用到。嗯，先消化这些吧。