3、基板材料与工艺:常见基板材料(BT、ABF、陶瓷)、层叠结构与制造工艺

各位好,我是老张。今天咱们聊聊基板材料和工艺。说实话,这是SiP设计里最容易被忽视、但也是最容易踩坑的环节。你想想看,芯片设计得再好,如果基板选错了,信号传不过去、散热散不出来,那一切都是白搭。

我个人习惯,在项目启动的第一周,就会把基板材料和层叠结构定下来。为什么?因为这东西一旦定了,后面改起来成本极高。我曾经有个项目,就因为中途换了基板材料,导致整个仿真模型重做,工期延误了两个月。嗯,血的教训。

3.1 常见基板材料:BT、ABF、陶瓷

目前主流的SiP基板材料,说白了就三大类:BT树脂、ABF膜、陶瓷基板。每种材料都有自己的脾气,选对了事半功倍,选错了……你懂的。

3.1.1 BT树脂基板

BT(Bismaleimide Triazine)树脂,这是最常用的基板材料。它的特点是:介电常数稳定、热膨胀系数(CTE)和芯片比较匹配、价格适中。

核心参数(我常用的参考值):

  • 介电常数(Dk):约4.0-4.5 @ 1GHz
  • 损耗因子(Df):约0.01-0.02
  • CTE(面内):约12-16 ppm/℃
  • 玻璃化转变温度(Tg):180-220℃

我在项目中遇到过,BT基板最怕的是吸湿。有一次做车载SiP,客户要求高可靠性,结果我选的BT基板在回流焊后出现了分层。后来查原因,就是存储环境湿度没控制好。所以,BT基板一定要真空包装,拆封后24小时内用完

3.1.2 ABF膜基板

ABF(Ajinomoto Build-up Film),这玩意儿是日本味之素公司搞出来的。说白了,它是一种薄膜型绝缘材料,专门用于高密度互连。

ABF的优势在于:可以做到非常细的线宽线距(L/S),目前量产能做到15μm/15μm,甚至更细。适合做高I/O密度的SiP。

我的经验:如果你设计的SiP需要超过1000个I/O,或者需要走高速信号(>10Gbps),ABF是首选。但要注意,ABF的CTE比BT大,大约在20-30 ppm/℃,和芯片的匹配性不如BT。所以,大尺寸芯片(>15mm)不建议用纯ABF基板,容易翘曲。

3.1.3 陶瓷基板

陶瓷基板,常见的有氧化铝(Al₂O₃)和氮化铝(AlN)。这玩意儿最大的优点是:导热性好、CTE和芯片接近、耐高温。

我记得有一次做射频SiP,功率放大器发热严重,BT基板根本扛不住。后来换了氮化铝陶瓷基板,散热问题直接解决。但陶瓷基板的缺点是:贵、加工难度大、不能做多层(一般不超过6层)。

材料 导热系数 (W/m·K) CTE (ppm/℃) 适用场景
BT树脂 0.3-0.5 12-16 通用SiP、低成本
ABF膜 0.2-0.4 20-30 高密度、高速信号
氧化铝陶瓷 20-30 6-8 高功率、射频
氮化铝陶瓷 150-200 4-5 超高功率、激光器

3.2 层叠结构设计

层叠结构,说白了就是基板里各层怎么排。这玩意儿直接决定了信号质量、电源完整性、以及制造良率。

3.2.1 层叠的基本原则

我个人习惯,层叠设计遵循三个原则:

  1. 对称性:层叠结构必须上下对称,否则基板会翘曲。我曾经见过一个设计,一边是4层铜,另一边是2层铜,结果生产出来全是弯的。
  2. 参考平面完整:高速信号层必须紧邻完整的参考平面(GND或电源)。你想想看,信号回流路径断了,那辐射和串扰能不大吗?
  3. 电源地紧耦合:电源层和地层要尽量靠近,间距越小,电源阻抗越低。我一般控制在50-100μm以内。

3.2.2 典型层叠结构示例

这里给一个4层基板的典型层叠结构,我经常用:

Layer 1 (Top): 信号层 + 元器件
Prepreg: 50μm
Layer 2 (GND): 完整地平面
Core: 200μm (BT或ABF)
Layer 3 (Power): 电源平面
Prepreg: 50μm
Layer 4 (Bottom): 信号层 + BGA焊盘

为什么这么排?因为信号层紧邻地平面,回流路径最短。电源和地之间只有50μm的Prepreg,耦合很好。嗯,这个结构我用了好几年,没出过问题。

3.2.3 高速信号的层叠注意事项

如果你做的是高速SiP(比如DDR5、SerDes),那层叠设计要更讲究:

  • 差分对走线:必须同层、等长、间距恒定。我一般控制间距为线宽的2倍。
  • 避免跨分割:信号线不能跨过电源/地平面的分割区域。否则,回流路径被迫绕行,产生共模噪声。
  • 过孔设计:高速信号尽量少用过孔。如果必须用,要加回流地过孔。我习惯在信号过孔旁边加一个地过孔,距离不超过0.5mm。

避坑指南:我曾经做过一个10Gbps的SerDes设计,仿真时一切正常,但实测眼图很差。查了三天,最后发现是信号层下面的地平面被一条电源走线切断了。就这一条线,导致信号回流路径增加了3倍。从那以后,我每次画完层叠,都会用3D视图检查一遍参考平面的完整性。

3.3 制造工艺

基板制造工艺,说白了就是把设计变成实物的过程。这里我重点讲几个关键步骤。

3.3.1 半加成法(SAP)

这是目前最主流的工艺,尤其适合ABF基板。流程大致是:

  1. 在芯板上压合ABF膜
  2. 激光钻孔(形成盲孔/埋孔)
  3. 化学镀铜(形成种子层)
  4. 电镀加厚(形成线路)
  5. 蚀刻(去除多余铜)

SAP工艺的优点是:可以做细线宽线距(<20μm)。但缺点是:工艺窗口窄,对洁净度要求极高。我见过一个工厂,因为车间湿度没控制好,导致ABF膜和铜箔结合力不足,整批报废。

3.3.2 改良半加成法(mSAP)

mSAP是SAP的升级版,主要区别在于:先用薄铜箔做种子层,然后电镀加厚。这样做的优点是:线宽可以做到10μm以下,而且侧蚀更小。

我个人建议,如果你的SiP需要10μm以下的线宽,直接上mSAP。虽然成本高一点,但良率有保障。

3.3.3 陶瓷基板的制造工艺

陶瓷基板主要有两种工艺:

  • HTCC(高温共烧陶瓷):在1500℃以上烧结,适合高可靠性场景。
  • LTCC(低温共烧陶瓷):在900℃左右烧结,可以和银、铜等低熔点金属共烧。

我做过一个LTCC的射频SiP,优点是:可以内埋电阻、电容,集成度很高。但缺点是:收缩率控制难,不同批次可能有差异。所以,LTCC设计时一定要留余量,比如焊盘尺寸比设计值大10%。

3.4 基板材料与工艺的选择建议

最后,我总结一下我的选择逻辑:

  • 低成本、低密度:选BT树脂,4-6层,SAP工艺。
  • 高密度、高速信号:选ABF膜,6-10层,mSAP工艺。
  • 高功率、射频:选陶瓷基板,2-4层,HTCC或LTCC工艺。

你可能会问:能不能混用?比如BT芯板+ABF buildup层?当然可以。这种混合结构在高端SiP里很常见。但要注意,不同材料的CTE不匹配,需要做热应力仿真。我一般会用Ansys做一次热循环仿真,确保没问题再投板。

好了,基板材料和工艺就讲到这里。下一章咱们聊聊SiP的散热设计,那也是个容易踩坑的地方。