4. 电源系统设计（二）：DC-DC电感与电容选型、电源纹波与噪声抑制、上电时序与Power Good设计、负载点电源设计

各位同学，咱们接着聊电源系统。上一章我们把DC-DC的拓扑和环路讲了个大概，这一章我打算把几个关键元器件的选型、纹波噪声的处理，还有上电时序这些实战中容易踩坑的地方，掰开揉碎了讲清楚。

说实话，电源设计里最磨人的往往不是原理图怎么画，而是电感电容怎么选、PCB怎么布局。我见过太多工程师，原理图画得漂漂亮亮，一上电纹波大得吓人，或者芯片启动时序不对直接锁死。嗯，咱们今天就专门治这些“疑难杂症”。

4.1 DC-DC电感选型：不只是看感值

电感选型，说白了就是选三个参数：感值、饱和电流、直流电阻。但很多人只盯着感值看，忽略了后两个，结果板子一跑起来就出问题。

感值怎么定？

感值决定了电感的纹波电流大小。公式很简单：

ΔI_L = (V_in - V_out) × D / (L × f_sw)

其中D是占空比，f_sw是开关频率。我个人习惯把纹波电流控制在输出电流的20%~40%之间。太小了，电感体积大、成本高；太大了，输出纹波压不住。

饱和电流——这个绝对不能马虎

电感的饱和电流必须大于电路中的峰值电流。峰值电流怎么算？

I_peak = I_out + ΔI_L / 2

我在项目中遇到过一件事：一个同事选了感值刚好够的电感，但没留余量。结果负载一拉满，电感直接饱和，电流飙升，芯片过热保护。后来我建议他选饱和电流至少留20%余量的电感，问题就解决了。

直流电阻（DCR）

DCR直接影响效率和发热。一般选DCR尽量小的，但也要看封装和成本。我通常的做法是：DCR造成的损耗不超过总输出功率的1%~2%。

参数	推荐范围	我的经验
纹波电流比例	20%~40% I_out	30%左右最均衡
饱和电流余量	≥1.2 × I_peak	至少留20%
DCR损耗	≤2% P_out	能小就小

4.2 电容选型：输入输出电容的讲究

电容选型，很多人觉得不就是看容值和耐压吗？其实没那么简单。尤其是陶瓷电容，它的容值会随着直流偏置电压变化，这个坑我踩过。

输出电容——决定纹波的关键

输出电容主要用来吸收电感纹波电流，稳定输出电压。纹波电压的计算公式：

ΔV_out ≈ ΔI_L × (ESR + 1/(8 × f_sw × C_out))

你看，纹波由两部分组成：ESR造成的尖峰，和电容充放电造成的锯齿波。所以选电容时，ESR和容值都要看。

我个人习惯用陶瓷电容加一点钽电容或铝电解电容。陶瓷电容ESR低，高频特性好；钽电容容值大，能扛住低频纹波。两者搭配，效果最好。

输入电容——容易被忽视的“前线”

输入电容的作用是给DC-DC提供高频电流。如果输入电容不够，输入电压会剧烈波动，甚至引起环路不稳定。我建议输入电容至少是输出电容的1/2到1/3，而且尽量靠近芯片的输入引脚。

我曾经在一个项目里，输入电容放得离芯片远了点，结果纹波大了30%。后来把电容挪到芯片脚旁边，纹波立马降下来。嗯，布局真的很重要。

4.3 电源纹波与噪声抑制

纹波和噪声，很多人混为一谈。其实它们是两回事：

• 纹波：与开关频率同步的周期性波动，频率较低（几十kHz到几MHz）。
• 噪声：高频尖峰，由开关管的快速开关引起，频率很高（几十MHz到几百MHz）。

抑制纹波，主要靠输出电容和电感。但抑制噪声，就得靠布局和滤波了。

我的噪声抑制三板斧：

1. 布局：功率回路尽量小，开关节点（SW）的铜皮面积要控制，别太大也别太小。太大了辐射噪声，太小了散热不好。
2. Snubber电路：在开关节点对地加一个RC串联电路，吸收振铃。R一般选几欧到几十欧，C选几百pF。具体值要靠调试。
3. 输出LC滤波：如果噪声要求特别严（比如给ADC供电），可以在输出再加一级LC滤波。L选几μH，C选10~100μF。

4.4 上电时序与Power Good设计

现在的汽车电子系统，动不动就是多路电源：3.3V、1.8V、1.2V、0.9V……这些电源的上电顺序如果搞错了，芯片可能会锁死，甚至烧坏。

为什么需要上电时序？

举个例子：某款FPGA要求内核电压（0.9V）先上电，IO电压（3.3V）后上电。如果顺序反了，IO口的ESD保护二极管可能会正向导通，把电流灌进内核，造成损坏。

怎么实现上电时序？

常用的方法有三种：

• RC延时：简单便宜，但不精确。适合对时序要求不严的场合。
• Power Good级联：前一级电源的PG信号控制后一级的使能脚。这是最常用的方法。
• 专用时序芯片：比如TI的TPS3808、ADI的ADM811等。精度高，可编程，适合复杂系统。

我个人偏爱Power Good级联的方式。简单可靠，而且PG信号还能用来做系统复位。你想想看，如果所有电源都OK了，PG信号拉高，然后给MCU一个复位释放信号，多省事。

Power Good设计要点：

• PG引脚一般是开漏输出，需要上拉电阻到合适的电压。
• PG的阈值电压要留迟滞，防止在临界点反复跳变。
• 如果有多路PG，可以用与门合并成一个总的PG信号。

4.5 负载点电源设计（POL）

负载点电源，说白了就是把电源转换器尽量靠近负载放。这样做的好处是：

• 减小IR压降
• 减小噪声耦合
• 提高瞬态响应

在汽车电子里，POL用得特别多。比如一个域控制器里，有CPU、GPU、DDR、各种外设，每个都需要不同的电压和电流。如果从12V直接拉一根长线过去，电压早就掉没了。

POL设计的关键点：

1. 就近放置：POL模块要尽量靠近负载，中间不要隔太多过孔和走线。
2. 输入滤波：每个POL的输入端都要有足够的去耦电容，防止负载突变影响前级。
3. 输出电容：根据负载的瞬态需求来算。负载变化越快，需要的输出电容越大。

我记得有一次做ADAS摄像头项目，图像传感器对电源纹波要求极高，小于10mVpp。普通的POL根本做不到。后来我用了两级滤波：第一级是DC-DC，第二级是LDO。DC-DC负责效率，LDO负责纹波抑制。嗯，效果很好。

4.6 总结与避坑指南

好了，这一章的内容就这些。我最后再唠叨几句：

• 电感选型：别只看感值，饱和电流和DCR同样重要。留余量，别卡边界。
• 电容选型：陶瓷电容的直流偏置特性是坑，一定要看曲线。输入输出电容搭配好。
• 纹波噪声：纹波靠电容，噪声靠布局和Snubber。别混为一谈。
• 上电时序：PG级联是最实用的方法。别偷懒，该加的时序一定要加。
• POL设计：就近放置，两级滤波，效率与纹波兼顾。

我曾经在一个项目里，因为偷懒没加PG级联，结果上电时DDR初始化失败，查了两天才找到原因。从那以后，我再也不敢省这一步了。

下一章咱们聊电源系统的热设计。嗯，那又是一个大坑。到时候见。