3、电容的频率特性：理想电容与实际电容、ESR与ESL的影响、自谐振频率
做PDN设计这么多年，我见过太多工程师拿着电容表一算，觉得容量够了就往上焊。结果板子一跑起来，高频噪声纹丝不动。为什么？说白了，就是没搞懂电容在高频下到底是个什么玩意儿。
今天咱们就聊聊电容的频率特性。这部分内容，我个人认为是PDN设计里最容易被忽视、却又最关键的一环。
3.1 理想电容 vs 实际电容
先说说理想电容。教科书里告诉我们，电容的阻抗公式是：
Z = 1 / (2πfC)频率越高，阻抗越低。如果真是这样，那PDN设计就太简单了——找个大电容，万事大吉。
可惜，现实世界没有理想电容。实际电容的等效模型长这样：
实际电容 = 理想电容 C + 串联电阻 ESR + 串联电感 ESL嗯，这里要注意，ESR和ESL不是我们故意加进去的，它们是电容的寄生参数。你想想看，电容的引脚、内部的电极、焊盘、过孔……这些都会贡献电感和电阻。
所以实际电容的阻抗公式变成了：
Z = √[ESR² + (2πfL - 1/(2πfC))²]这个公式看着复杂，但核心就一句话：低频时电容起主导作用，高频时电感起主导作用。
关键认知：实际电容不是纯电容，它在高频下会变成一个电感。这就是为什么你堆了100μF的电解电容，却滤不掉100MHz噪声的原因。
3.2 ESR与ESL的影响
咱们分开说。
ESR（等效串联电阻）
ESR决定了电容的损耗特性。我在项目中遇到过一件事：某款产品电源纹波超标，我换了同容量的低ESR电容，纹波直接降了40%。
ESR的影响主要体现在两个方面：
- 阻抗最小值：在自谐振频率点，电容的阻抗就等于ESR。ESR越低，去耦效果越好。
- 发热：ESR会消耗能量，产生热量。大电流场景下，ESR过高的电容会发热严重，甚至失效。
不同电容类型的ESR差异很大：
| 电容类型 | 典型ESR范围 | 适用场景 |
|---|---|---|
| 铝电解电容 | 几十mΩ ~ 几Ω | 低频去耦、储能 |
| 钽电容 | 几百mΩ ~ 几Ω | 中低频去耦 |
| MLCC（多层陶瓷电容） | 几mΩ ~ 几十mΩ | 高频去耦 |
我的习惯：做高频去耦时，我优先选MLCC。它的ESR低，自谐振频率高，效果最好。但要注意，MLCC的容值会随直流偏置电压下降，这个后面会讲。
ESL（等效串联电感）
ESL才是高频去耦的"隐形杀手"。为什么这么说？
你想想看，电容在高频下的阻抗主要由ESL决定：
Z_high_freq ≈ 2πf × ESL频率越高，电感阻抗越大。这就意味着，超过自谐振频率后，电容不但不能去耦，反而会引入阻抗。
我曾经吃过这个亏。有一块高速数字板，我在电源引脚旁边放了10μF的MLCC，结果100MHz以上的噪声反而被放大了。查了半天，才发现是电容的ESL在作怪。
ESL的来源主要有：
- 电容本身的封装（0402的ESL比0805小）
- 焊盘和过孔（过孔越长，ESL越大）
- PCB走线（走线越长，ESL越大）
避坑指南：我曾经见过有人把0402电容用长走线连到电源引脚，结果ESL增加了3倍，自谐振频率从200MHz掉到了80MHz。记住：电容离引脚越近越好，走线越短越好。
3.3 自谐振频率
自谐振频率（SRF，Self-Resonant Frequency）是电容最重要的参数之一。它决定了电容能有效工作的频率范围。
自谐振频率的计算公式：
SRF = 1 / (2π√(L × C))其中L是总ESL，C是电容值。
在自谐振频率点：
- 容抗和感抗相互抵消
- 阻抗达到最小值（等于ESR）
- 去耦效果最好
超过自谐振频率后，电容呈现感性，阻抗开始上升。这就是为什么单个电容只能覆盖有限的频率范围。
不同容值和封装的典型自谐振频率：
| 电容值 | 封装 | 典型ESL | 自谐振频率 |
|---|---|---|---|
| 100μF | 1210 | ~2nH | ~11MHz |
| 10μF | 0805 | ~1nH | ~50MHz |
| 1μF | 0603 | ~0.8nH | ~178MHz |
| 100nF | 0402 | ~0.5nH | ~712MHz |
| 10nF | 0402 | ~0.4nH | ~2.5GHz |
看到这个表，你应该明白了：大电容管低频，小电容管高频。这就是为什么PDN设计需要多颗不同容值的电容并联。
核心结论：
- 实际电容 = 理想电容 + ESR + ESL
- ESR决定阻抗最小值，ESL决定高频阻抗
- 自谐振频率是电容有效工作的上限
- 不同容值电容覆盖不同频段，需要组合使用
嗯，这一节的内容就到这里。下一节咱们聊聊实际设计中怎么选电容、怎么布局，才能让PDN的阻抗曲线更平坦。到时候我会分享一些我踩过的坑和总结的经验。