4、PDN阻抗特性分析：阻抗曲线、谐振点、反谐振点、去耦电容的作用

好，咱们今天聊聊PDN的阻抗特性。这块内容，说白了就是整个电源完整性分析的核心。你想想看，我们做SSN（同步开关噪声）分析，最终要解决什么问题？就是让芯片在开关时，电源轨道的电压波动别太大。那这个波动跟什么直接相关？就是PDN的阻抗。

我个人习惯，拿到一块板子，第一件事就是看它的PDN阻抗曲线。这就像医生看心电图一样，曲线上的每一个“坑”和“包”，都藏着重要的信息。

4.1 阻抗曲线：PDN的“心电图”

PDN的阻抗曲线，横轴是频率，纵轴是阻抗。理想情况下，我们希望这条曲线是一条平直的、低阻的直线。但现实很骨感，它总是起起伏伏的。

为什么会这样？因为PDN不是一根理想的导线。它由电源层、地层、过孔、电容、封装、芯片内部的走线等等组成。这些东西都有寄生参数——寄生电阻、寄生电感、寄生电容。这些寄生参数组合在一起，就构成了一个复杂的RLC网络。

这个网络在不同的频率下，会表现出不同的阻抗特性。低频时，主要是电源层和去耦电容的电容特性在起作用，阻抗随频率升高而降低。高频时，寄生电感开始占主导，阻抗随频率升高而升高。中间某个频率点，电容和电感会发生谐振。

嗯，这里要注意，我们关心的频率范围，通常是从DC到芯片开关频率的5~10倍频。比如你的芯片工作在1GHz，那PDN阻抗至少要看到5GHz甚至10GHz。

4.2 谐振点与反谐振点：好孩子和坏孩子

阻抗曲线上，你会看到两种特殊的频率点：谐振点和反谐振点。

谐振点（串联谐振），这是“好孩子”。在谐振频率处，电容的容抗和电感的感抗相互抵消，阻抗达到最小值。这个点，是我们希望看到的。它意味着在这个频率附近，PDN的滤波效果最好，噪声很容易被吸收掉。

我记得有一次，在设计一款FPGA的电源时，发现阻抗曲线在100MHz附近有一个很深的谐振谷。我一看，这个频率正好是FPGA内部PLL的工作频率。嗯，这就有意思了，说明我的去耦电容布局恰好覆盖了这个关键频率点。

反谐振点（并联谐振），这是“坏孩子”。在反谐振频率处，电容和电感并联，阻抗达到最大值。这个点，是我们最头疼的。因为在这个频率附近，PDN的阻抗很高，噪声很难被抑制，反而会被放大。

反谐振点是怎么来的？通常是因为不同容值的去耦电容之间，或者电容与电源层之间的寄生电感发生了并联谐振。比如，你放了一个10uF的大电容和一个0.1uF的小电容，它们各自的ESL（等效串联电感）和电容本身，就会在某个频率点形成并联谐振，产生一个阻抗尖峰。

4.3 去耦电容的作用：PDN的“消防队”

去耦电容，说白了就是PDN里的“消防队”。当芯片瞬间需要大电流时，电容就近提供电荷，避免电压跌落。当芯片开关产生高频噪声时，电容提供一个低阻抗路径，把噪声短路到地。

去耦电容的作用，可以从三个层面来理解：

1. 提供电荷：芯片在时钟边沿瞬间，电流需求会急剧变化。远处的电源模块反应不过来，这时候电容就充当了“蓄水池”，就近提供电荷。
2. 降低阻抗：电容在它的自谐振频率以下，呈现容性，阻抗随频率升高而降低。这正好可以补偿PDN中电感带来的阻抗升高。
3. 旁路噪声：高频噪声通过电容的低阻抗路径回到地，而不是沿着电源轨道传播，干扰其他电路。

你想想看，为什么我们要用不同容值的电容？因为不同容值的电容，自谐振频率不同。大电容（如10uF）自谐振频率低，适合滤除低频噪声。小电容（如0.1uF、0.01uF）自谐振频率高，适合滤除高频噪声。把它们组合起来，才能覆盖更宽的频率范围。

我个人的经验是，去耦电容的选型和布局，要遵循“由近及远、由小到大”的原则。芯片引脚附近放小电容，远离芯片的地方放大电容。小电容负责高频，大电容负责低频。这样，阻抗曲线才能做得比较平坦。

4.4 如何看懂阻抗曲线？

拿到一条PDN阻抗曲线，我一般会看这几个关键点：

• 低频阻抗：通常由电源模块的输出阻抗和远端大电容决定。这个值一般比较低，几毫欧到几十毫欧。
• 第一个反谐振点：这是最危险的。看看它的频率和阻抗值。如果阻抗超过了目标阻抗，那就要想办法“削峰”。
• 高频阻抗：通常由芯片封装和PCB的寄生电感决定。这个值很难降下来，只能通过优化布局和增加高频小电容来改善。
• 目标阻抗线：在曲线上画一条水平线，代表目标阻抗。曲线必须全部在这条线以下。

举个例子，假设你的芯片工作电流是2A，允许的电压波动是50mV，那目标阻抗就是50mV / 2A = 25mΩ。如果你的阻抗曲线在某个频率点超过了25mΩ，那SSN就会超标。

好了，关于PDN阻抗特性，今天就聊这么多。记住，阻抗曲线是PDN的“心电图”，谐振点和反谐振点是关键，去耦电容是解决问题的“手术刀”。下次你拿到一块板子，不妨先看看它的PDN阻抗曲线，你会发现很多有意思的东西。