1. 电源完整性概述

什么是电源完整性(PI)

电源完整性,简称PI。说白了,就是保证芯片在工作时,能拿到它想要的电压和电流。

你想想看,芯片内部有成千上万个晶体管。它们同时开关,电流需求忽大忽小。如果电源供应跟不上,电压就会波动。芯片就可能误判逻辑,甚至直接罢工。

我个人的理解是:PI就是研究「供电网络能不能满足芯片的瞬时电流需求」。这个供电网络,包括VRM、PCB走线、过孔、电容,还有芯片内部的PDN。

嗯,这里要注意。PI不是只看直流压降。高频瞬态响应才是真正的难点。

为什么PI很重要

我遇到过不少工程师,觉得PI就是算算压降,加几个电容就完事了。其实远没那么简单。

PI的重要性,体现在三个层面:

  • 功能正确性:电压波动超过容限,芯片就会误动作。我见过一个项目,DDR跑着跑着就报错,查了两个月,最后发现是电源纹波超标。
  • 性能上限:电压越低,芯片能跑的频率就越低。你想想看,同样的芯片,1.2V供电能跑2GHz,降到1.1V可能就只能跑1.8GHz了。
  • 可靠性:长期电压过冲,会加速芯片老化。我曾经有个客户,产品用了半年就开始批量失效,最后定位到是电源噪声导致芯片内部氧化层击穿。

核心观点:PI做不好,轻则功能异常,重则产品报废。这不是危言耸听。

PI与信号完整性(SI)的关系

很多人把PI和SI分开看。其实它们是一枚硬币的两面。

为什么这么说?

信号是靠电压驱动的。如果电源不稳,驱动器的输出电平就会抖动。接收端看到的眼图,自然就张不开了。

我举个例子。你设计一条DDR数据线,SI仿真做得很漂亮,眼图开口很大。结果板子回来,眼图塌了。为什么?因为电源噪声耦合到了参考平面上,导致接收端的参考电压在跳。

这就是典型的「PI问题引发SI失效」。

反过来,SI问题也会影响PI。高速信号切换时,会产生很大的瞬态电流。这个电流回流路径如果设计不好,就会在电源网络上产生噪声。

所以我的建议是:做SI的时候,一定要考虑PI。做PI的时候,也要想想SI。 两者不能割裂。

对比项 信号完整性(SI) 电源完整性(PI)
关注对象 信号波形质量 电源电压稳定性
核心指标 眼图、抖动、串扰 纹波、噪声、压降
频段范围 通常 > 100MHz DC ~ 1GHz
耦合路径 信号线之间 电源/地平面
设计手段 阻抗匹配、拓扑优化 去耦电容、平面设计

PI设计面临的挑战

说实话,现在的PI设计越来越难了。我总结了几个主要挑战:

挑战一:电压越来越低,容限越来越小

以前3.3V供电,±5%的容限是165mV。现在核心电压降到0.8V,±3%的容限只有24mV。你想想看,随便一个开关噪声就可能超标。

挑战二:电流越来越大,瞬态变化越来越快

现在的AI芯片,动不动就几百安培的电流。而且负载变化速率(di/dt)极高。我见过一个项目,电流从10A跳到100A,只用了1纳秒。这种瞬态响应,传统的大电容根本来不及反应。

挑战三:频率越来越高,寄生效应越来越明显

高频下,电容不再是电容,电感也不再是电感。一个0402的MLCC,在1GHz时可能已经变成电感了。你设计的去耦网络,实际效果可能跟你仿真结果差很远。

挑战四:空间越来越紧张

产品越做越小,PCB面积越来越金贵。你想多放几个电容?没位置。你想加一层电源平面?成本不允许。这就是现实。

避坑提醒:我曾经在一个项目中,为了省成本,把去耦电容从10uF换成了4.7uF。仿真看差别不大,结果板子回来,电源噪声直接超标了30%。后来发现,4.7uF电容的ESR比10uF的高了一倍,导致高频去耦效果变差。所以,换电容不能只看容值,ESR、ESL、谐振频率都要看

个人经验:做PI设计,我习惯从三个维度入手:

  1. 低频段(DC ~ 1MHz):靠VRM和体电容,主要解决压降和低频纹波
  2. 中频段(1MHz ~ 100MHz):靠MLCC和PCB平面电容,主要解决开关噪声
  3. 高频段(> 100MHz):靠芯片内部去耦和封装电容,主要解决瞬态响应

每个频段都有对应的设计方法,不能混为一谈。

好了,这一章就讲到这里。下一章我们会深入讨论目标阻抗的概念,以及如何用目标阻抗方法来指导PI设计。这是整个课程的核心,敬请期待。