2、目标阻抗定义：目标阻抗的基本概念，为什么需要目标阻抗，目标阻抗的数学表达式，目标阻抗的物理意义

2.1 目标阻抗是什么？一个很朴素的道理

目标阻抗这个概念，说白了就是——你希望电源网络呈现多大的阻抗。

我刚开始接触电源完整性时，觉得这名字挺唬人。后来做多了才发现，它背后的逻辑特别简单：

芯片在工作时，电流是动态变化的。电流一变，如果电源路径上有阻抗，电压就会跟着跳。你想想看，电压一跳，芯片就可能误动作。所以我们要给电源网络定一个阻抗上限——这就是目标阻抗。

嗯，这里要注意：目标阻抗不是芯片本身的参数，而是你给PCB电源分配网络（PDN）定的设计指标。

2.2 为什么需要目标阻抗？血的教训

我曾经在一个高速数字板项目中，忽略了目标阻抗设计。结果呢？板子打样回来，FPGA在1.2V内核电压上出现了300mV的纹波。芯片直接罢工，连初始化都过不去。

后来一查，问题出在电源路径的阻抗过高。电流从0.5A跳到2A时，产生了150mV的压降。再加上去耦电容布局不合理，高频阻抗也没压住。

所以，为什么需要目标阻抗？原因有三：

• 保证电压波动在允许范围内——芯片对供电电压有严格的容差要求，比如±5%或±3%。超过这个范围，逻辑就可能出错。
• 控制瞬态响应——电流突变时，阻抗决定了电压跌落或过冲的幅度。阻抗越低，瞬态响应越好。
• 指导去耦电容设计——没有目标阻抗，你都不知道该放多少电容、放什么容值、放哪里。有了目标阻抗，设计就有了明确的方向。

我个人习惯是，在项目方案阶段就把目标阻抗算出来。这能避免后期很多返工。

2.3 目标阻抗的数学表达式

目标阻抗的公式其实很简单，我直接写出来：

Z_target = (Vdd × Ripple%) / ΔI

其中：

• Vdd —— 芯片的工作电压（单位：V）
• Ripple% —— 允许的电压波动百分比（通常取3%~5%）
• ΔI —— 芯片的最大瞬态电流变化（单位：A）

举个例子，大家感受一下：

假设一个FPGA内核电压是1.0V，允许5%的纹波，最大电流变化是2A。那么：

Z_target = (1.0 × 0.05) / 2 = 0.025 Ω = 25 mΩ

也就是说，从芯片焊盘看进去的电源网络阻抗，在整个工作频段内都不能超过25毫欧。

2.4 目标阻抗的物理意义

公式看完了，我们来聊聊它的物理意义。这比公式本身更重要。

第一，目标阻抗是频域指标。

很多人以为目标阻抗只在直流下成立。不对。芯片的电流变化是宽频带的——从直流到几百兆赫兹都有分量。所以目标阻抗必须在整个关心的频段内都满足。我一般会从DC看到芯片工作频率的5倍以上。

第二，目标阻抗决定了去耦策略。

低频段（DC~1MHz），主要靠电压调节模块（VRM）和体电容来压低阻抗。中频段（1MHz~100MHz），靠陶瓷电容。高频段（100MHz以上），靠PCB的平面电容和芯片封装电容。每个频段的目标阻抗都要达标，缺一不可。

第三，目标阻抗是系统级约束。

它不只是PCB的事。芯片封装、PCB走线、过孔、电容的寄生参数，都会影响最终的阻抗曲线。我见过一个案例，PCB设计完全达标，但封装内部的键合线电感太大，导致高频阻抗超标。所以，目标阻抗设计要覆盖整个电源分配路径。

2.5 一个实际案例

我记得有一次做DDR4的电源设计，VDDQ是1.2V，允许3%的纹波，瞬态电流变化是1.5A。算出来目标阻抗是：

Z_target = (1.2 × 0.03) / 1.5 = 0.024 Ω = 24 mΩ

然后我用仿真工具扫了一下PDN的阻抗曲线。结果发现，在2MHz附近有一个阻抗尖峰，达到了35mΩ。超标了。

排查下来，是体电容的ESR和PCB走线电感形成了谐振。我调整了电容的布局，增加了两个小容值的MLCC来压低谐振峰。最终阻抗曲线控制在20mΩ以下，顺利通过。

这个案例说明什么？目标阻抗不是算出来就完事了。你得去验证、去优化。纸上谈兵在硬件设计里行不通。

2.6 小结

目标阻抗是电源完整性设计的核心指标。它把芯片的电压容差要求，转化成了PCB设计可以量化的阻抗目标。

记住三点：

• 公式很简单：Z_target = (Vdd × Ripple%) / ΔI
• 物理意义是：控制电压波动，指导去耦设计
• 实际应用时：要覆盖全频段，留好裕量

下一章，我会讲如何用仿真工具来提取和优化PDN的阻抗曲线。到时候咱们再细聊。