1、PCB布局基础：布局的重要性、布局前的准备工作、布局的基本原则
1.1 布局到底有多重要？
说实话，我见过太多工程师把精力全花在走线上，觉得布局嘛，差不多放一放就行。嗯，这是个天大的误区。
布局决定了你的信号能不能走通，电源能不能稳，散热能不能搞定。我有个项目，前期布局随便摆了一下，结果后面走线绕了三天，还冒出一堆EMI问题。后来拆了重来，布局花了半天，走线两小时搞定。你想想看，哪个更划算？
核心观点：布局占PCB设计工作量的20%，却决定了80%的设计成败。
1.2 布局前，你得准备好这些
别一上来就开干。我个人的习惯是，先花半小时把准备工作做扎实。磨刀不误砍柴工嘛。
1.2.1 原理图要过一遍
你得知道每个模块是干嘛的。哪些是高速信号，哪些是敏感信号，哪些是大电流回路。我在项目中遇到过，有人没看原理图直接布局，结果把晶振放在了板子边缘，旁边就是大功率MOS管，最后时钟抖得没法看。
1.2.2 结构图要拿到手
板子尺寸、安装孔位置、连接器朝向、散热器位置，这些结构约束必须提前确认。否则你布到一半，结构工程师说「这个连接器要换个方向」，那你就哭了。
1.2.3 叠层规划要心里有数
几层板？信号层和电源层怎么分配？参考平面在哪？这些决定了你的布局策略。比如四层板，顶层放器件和走线，第二层做完整地平面，第三层走电源，底层放少量器件。这个框架定了，布局才有方向。
| 准备工作项 | 具体内容 | 常见坑点 |
|---|---|---|
| 原理图审查 | 识别关键信号、电源网络、敏感模块 | 漏看电源纹波要求，导致布局时电源路径过长 |
| 结构确认 | 板框、安装孔、连接器位置、高度限制 | 没确认散热器位置，导致热敏感器件被烤 |
| 叠层规划 | 层数、参考平面、阻抗控制要求 | 信号层跨分割，回流路径被切断 |
| 元件清单整理 | 封装尺寸、引脚间距、特殊要求 | BGA封装没留够扇出空间 |
1.3 布局的基本原则
这些原则是我这些年踩坑踩出来的。你照着做，至少能避开80%的坑。
1.3.1 先大后小，先难后易
先把大的、关键的、难放的器件摆好。比如主芯片、连接器、大电容、散热器。这些小东西自然围着它们转。我曾经有个项目，先摆了一堆电阻电容，结果主芯片没地方放了，只能斜着放，信号线绕了一大圈。
1.3.2 按功能分区
把电路分成几个功能块：电源区、模拟区、数字区、高频区、低频区。每个区之间要有明确的边界。说白了，就是别让数字信号跑到模拟区去串扰。
小技巧：我习惯在布局时先用粗线画个功能分区框，把每个模块的「地盘」圈出来。这样后面走线时，信号基本不会乱窜。
1.3.3 信号流向要顺
信号从输入到输出，尽量走直线，不要来回折返。你想想看，信号从左边进来，绕到右边，又绕回左边，再出去。这不光是走线长的问题，还会引入额外的寄生参数。
1.3.4 电源和地要优先考虑
电源路径要短、宽、直接。地回路要完整，不要被信号线切断。我见过最典型的错误，是把电源芯片放在板子一角，然后大电流绕了大半个板子才到负载。结果电压降了0.3V，芯片直接不工作。
1.3.5 热管理不能忘
大功率器件要分散放置，别挤在一起。热敏感器件（晶振、传感器、模拟芯片）要远离热源。散热通道要留出来，别用一堆小电容把风道堵死。
注意：我曾经在一个项目中，把LDO和晶振放得太近。LDO发热后，晶振频率漂了，整个系统时钟不稳。后来加了隔热槽才解决。这个教训让我记住了：热管理不是小事。
1.3.6 预留调试接口
布局时就要想到，万一板子回来有问题，我怎么测？测试点、跳线、调试接口，这些都要提前留位置。别等板子回来了，发现关键信号被埋在BGA底下，探针都戳不进去。
1.4 布局的检查清单
布局完成后，我习惯过一遍这个清单。你可以直接拿去用：
- 所有关键器件（主芯片、晶振、连接器）是否已优先放置？
- 功能分区是否清晰？模拟和数字是否隔离？
- 信号流向是否顺畅？有没有不必要的折返？
- 电源路径是否短而宽？地平面是否完整？
- 热源是否分散？热敏感器件是否远离热源？
- 调试接口和测试点是否预留？
- 结构约束（安装孔、高度限制）是否满足？
嗯，布局这事，说白了就是「先想清楚再动手」。你花在布局上的每一分钟，都会在后面走线、调试、测试中加倍还给你。别急，慢慢来，反而最快。