2、电源与地平面设计：电源平面与地平面的作用、分割与拼接、去耦电容布局
电源和地平面，说白了就是PCB的「血管」和「骨架」。
我做了这么多年硬件，见过太多板子因为电源没处理好，导致信号乱跳、EMI超标。你想想看，如果血管堵了，人还能健康吗？PCB也是这个道理。
2.1 电源平面与地平面的核心作用
电源平面和地平面，不只是用来导电的。它们有几个关键作用：
- 提供低阻抗回路——电流回流路径越短，噪声越小
- 形成分布电容——电源层和地层之间天然就是个电容，能滤除高频噪声
- 屏蔽作用——完整的地平面能挡住外部干扰，也能防止内部信号外泄
- 散热通道——大面积的铜皮就是天然的散热器
核心要点：电源平面和地平面必须紧耦合。间距越小，分布电容越大，高频性能越好。我个人习惯把电源层和地层放在相邻的层，中间不夹信号层。
我记得有一次做一块四层板，客户非要省成本，把电源和地放在外层，中间两层走信号。结果板子回来，EMI测试直接超标15dB。后来改成电源-地紧耦合，一次通过。嗯，有些钱真不能省。
2.2 电源平面的分割与拼接
实际项目中，一块板子上往往有多个电源：3.3V、1.8V、1.2V、5V……总不能每个电源都单独拉一层吧？这时候就需要分割。
2.2.1 什么时候需要分割？
- 不同电压等级的电源，比如模拟3.3V和数字3.3V
- 敏感电路需要独立供电，比如PLL、ADC
- 大电流区域需要加宽铜皮
2.2.2 分割的注意事项
分割不是随便画条线就完事了。我踩过这个坑——
警告：分割线不能横跨高速信号线！信号跨越分割槽时，回流路径会被切断，产生严重的EMI问题。
我曾经设计一块DDR3的板子，地址线跨过了电源分割槽，结果信号完整性测试一塌糊涂。后来在分割槽上加了个桥接电容，才把问题解决。说白了，分割电源平面时，一定要考虑信号的回流路径。
2.2.3 拼接的技巧
有时候需要把不同电源平面拼接起来，比如用0欧电阻或磁珠连接。
| 连接方式 | 适用场景 | 注意事项 |
|---|---|---|
| 0欧电阻 | 同电压等级、不同区域 | 注意电流容量 |
| 磁珠 | 模拟/数字电源隔离 | 选择合适频率特性 |
| 直接铜皮连接 | 同电压、同区域 | 注意热平衡 |
我个人习惯：模拟和数字电源之间用磁珠，同电压不同区域用0欧电阻。为什么？磁珠能滤掉高频噪声，0欧电阻方便调试时断开测量。
2.3 去耦电容布局
去耦电容，很多人觉得就是「在电源引脚旁边放个电容」。其实没那么简单。
2.3.1 电容的选型
不同容值的电容，谐振频率不同。你想想看，一个10uF的电容在1MHz时是电容特性，到了100MHz就变成电感特性了。所以需要多个容值搭配。
- 大电容（10uF~100uF）——滤除低频噪声，放在板子入口
- 中电容（0.1uF~1uF）——滤除中频噪声，每个芯片附近放一个
- 小电容（10pF~100pF）——滤除高频噪声，紧贴芯片引脚
经验之谈：我一般会在每个电源引脚旁边放一个0.1uF的电容，再在芯片背面放一个1uF的电容。高频小电容要放在芯片同一面，越近越好。
2.3.2 布局的黄金法则
去耦电容的布局，记住三个字：近、短、宽。
- 近——电容离芯片电源引脚越近越好，最好在2mm以内
- 短——电容到电源引脚的走线要短，不要绕来绕去
- 宽——走线要宽，降低寄生电感
为什么会这样？因为电容的等效串联电感（ESL）会随着走线长度增加而增加。走线长了，电容的高频滤波效果就大打折扣。
避坑指南：我曾经在BGA芯片下面放了一排去耦电容，结果因为过孔太多，把电源平面打得千疮百孔。后来改用小尺寸电容（0402），放在芯片背面，效果反而更好。记住：电容不是越多越好，布局合理才是关键。
2.3.3 实际布局示例
拿一个FPGA芯片来说，我的布局顺序是：
1. 芯片正面：每个电源引脚旁放一个0.1uF（0402封装）
2. 芯片背面：对应位置放1uF（0603封装）
3. 板子边缘：放10uF和100uF的钽电容
4. 电源入口：放220uF的电解电容这样从高频到低频，层层过滤。你想想看，就像筛子一样，粗的细的都给你滤干净了。
2.4 总结
电源与地平面设计，说白了就是三个字：整、分、滤。
- 整——尽量保持地平面完整，不要乱分割
- 分——电源平面合理分割，注意回流路径
- 滤——去耦电容布局合理，近短宽三字诀
我做了这么多年，发现很多新手容易犯一个错误：把电源和地平面当成「理所当然」的东西，随便铺铜了事。其实，电源完整性是信号完整性的基础。电源没做好，信号再好也是白搭。
嗯，这一节就到这里。下一节我们聊聊时钟信号的布局布线，那又是另一个坑了。