第一章：ATPG概述——从零开始理解测试向量生成

各位同学，大家好。我是老张，在芯片测试这行摸爬滚打了十几年。今天咱们开始聊ATPG，也就是自动测试向量生成。

说实话，我刚入行那会儿，对ATPG也是一头雾水。那时候公司用的还是手动写测试向量，一个几百门的电路，测试工程师要写整整一周。后来换了ATPG工具，半天就搞定了。嗯，这就是技术进步的力量。

什么是ATPG？

ATPG，全称是Automatic Test Pattern Generation。说白了，就是让计算机自动生成用来测试芯片的“考题”。

你想想看，一颗芯片里有几亿个晶体管，我们怎么知道它有没有制造缺陷？总不能一个个去量吧。ATPG就是干这个的——它自动生成一组测试向量，你把这些向量灌进芯片，看输出对不对。对了，芯片就是好的；错了，就是坏的。

我个人习惯把ATPG理解成“芯片的体检套餐”。就像你去医院体检，医生不会把你全身每个细胞都检查一遍，而是抽几管血、拍几张片子，就能判断你身体有没有大问题。ATPG也是这个道理，它用最少的测试向量，覆盖最多的可能故障。

为什么需要ATPG？

这个问题，我当年也问过我的师傅。他反问我：“你愿意买一颗可能有问题的芯片吗？”

答案当然是不愿意。但更深层的原因，我总结为三点：

• 芯片太复杂了——现在的SoC芯片动辄几十亿晶体管，人工写测试向量？别开玩笑了。我见过一个团队，三个人写了两个月，覆盖率才到60%。ATPG工具跑一晚上，覆盖率能到95%以上。
• 成本压力巨大——一颗芯片的制造成本里，测试成本能占到20%-30%。ATPG能帮你用最少的向量达到目标覆盖率，直接省下测试时间。我在项目中算过一笔账，用ATPG优化后，每颗芯片的测试时间从3秒降到了1.2秒，一年省了上百万。
• 质量要求越来越高——汽车电子、医疗设备这些领域，芯片失效率要低于百万分之一。没有ATPG，你根本没法保证这个级别的质量。

ATPG在芯片设计流程中的位置

ATPG不是设计流程的最后一步，它其实贯穿了多个阶段。我画个简单的流程给你看：

设计阶段	ATPG相关活动	我的经验
RTL设计	插入可测试性设计（DFT）结构	这时候就要考虑扫描链怎么插了，不然后面很被动
综合	生成网表，检查DFT结构	我习惯在综合后先跑一遍DFT检查，有问题早发现
布局布线	物理实现，确保测试路径可用	这里容易出问题，比如扫描链绕太远导致时序违例
ATPG	生成测试向量	终于到正主了，但前面没做好，这步会很痛苦
ATE测试	把向量加载到自动测试设备上	向量格式要跟ATE兼容，不然白干

你看，ATPG不是孤立的。它前面依赖DFT结构，后面影响测试效率。我建议你在项目一开始就规划好ATPG策略，而不是等到最后才想起来。

ATPG的基本原理

好了，咱们聊聊ATPG到底是怎么工作的。其实原理不复杂，我尽量用大白话讲。

ATPG的核心思想是：故障建模 + 自动生成。

首先，我们要定义“什么是故障”。芯片制造过程中最常见的缺陷，比如一根线断了、两个节点短路了，这些都可以抽象成故障模型。最常用的模型是固定故障模型（Stuck-at Fault Model），就是假设某根线要么永远为0，要么永远为1。

然后，ATPG工具会做两件事：

1. 故障注入——在电路模型中人为制造一个故障，比如把某根线强制设为0。
2. 向量生成——找一组输入，让这个故障能被检测到。具体来说，就是让故障位置的值跟正常值不一样，并且这个差异能传到输出端。

举个例子，一个简单的与门：

// 正常情况
输入A = 1, 输入B = 1 → 输出 = 1

// 假设B线 stuck-at 0（永远为0）
输入A = 1, 输入B = 1 → 输出 = 0（因为B实际是0）

// 检测方法：让A=1, B=1
// 正常输出是1，故障输出是0
// 差异传到输出了，检测成功！

你看，就这么简单。但实际芯片里有几百万个节点，ATPG工具要用算法来高效地找这些向量。常用的算法有D算法、PODEM、FAN等，这些咱们后面章节会详细讲。

最后说一句，ATPG不是万能的。它只能检测它建模过的故障类型。比如固定故障模型就检测不了延迟故障。所以实际项目中，我们会用多种故障模型组合使用。这个后面章节会展开讲。

好了，第一章就到这里。下一章咱们聊聊DFT设计，这是ATPG的基础。没有好的DFT，ATPG就是空中楼阁。