3、PCB叠层与阻抗控制：服务器PCB的典型叠层结构、阻抗控制方法、介质材料选择
好，咱们进入第三个话题。PCB叠层与阻抗控制。这玩意儿，说白了就是高速信号的「高速公路」怎么修。路修不好，车（信号）跑起来就颠簸，甚至翻车。我在服务器项目里见过太多因为叠层设计不合理，导致整板信号质量崩盘的案例。今天咱们就把这块硬骨头啃下来。
3.1 服务器PCB的典型叠层结构
服务器PCB，跟普通消费电子板子不一样。它层数多，密度大，信号速率高。我个人习惯，先把叠层结构定下来，再谈别的。这就像盖房子，先得有骨架。
典型的服务器主板，层数通常在 12层到20层 之间。为什么这么厚？你想想看，CPU、内存、PCIe、网络接口，一堆高速信号挤在一起，没有足够的参考层和隔离层，串扰和EMI问题会让你欲哭无泪。
我给大家一个常用的 16层板叠层示例，这是我在一个PCIe 5.0项目中用过的结构：
| 层号 | 信号类型 | 说明 |
|---|---|---|
| L1 | Top (信号/微带线) | 表层走线，通常是DDR、PCIe等高速信号 |
| L2 | GND (参考层) | 完整地平面，给L1提供回流路径 |
| L3 | 信号/电源 | 内层走线，或局部电源平面 |
| L4 | GND | 完整地平面 |
| L5 | 信号 (带状线) | 高速信号内层走线，屏蔽性好 |
| L6 | GND | 完整地平面 |
| L7 | 电源 (VCC) | 核心电源层，如Vcore、VCCIO |
| L8 | GND | 完整地平面 |
| L9 | GND | 完整地平面 |
| L10 | 电源 (VCC) | 另一组电源层 |
| L11 | GND | 完整地平面 |
| L12 | 信号 (带状线) | 高速信号内层走线 |
| L13 | GND | 完整地平面 |
| L14 | 信号/电源 | 内层走线或电源 |
| L15 | GND | 完整地平面 |
| L16 | Bottom (信号/微带线) | 底层走线 |
核心原则：高速信号层必须紧邻完整地平面。信号层与地平面之间的间距，决定了阻抗。间距越小，阻抗越低。这个在后面的阻抗控制里会细说。
嗯，这里要注意，不是层数越多越好。层数多了，成本上去了，加工难度也大了。我见过有人为了追求「完美」，硬上了24层板，结果信号质量没提升多少，板厂良率倒是掉得厉害。合适的才是最好的。
3.2 阻抗控制方法
阻抗控制，是SI工程师的看家本领。说白了，就是让传输线的特性阻抗保持恒定，避免信号反射。服务器里最常见的阻抗目标是 50Ω单端 和 100Ω差分。
为什么会是50Ω？历史原因占一部分，但更关键的是，50Ω在功率容量和信号损耗之间取得了比较好的平衡。你想想看，如果阻抗太低，电流太大，功耗高；阻抗太高，线宽太细，工艺难做还容易断。50Ω，刚刚好。
阻抗控制的核心公式（简化版）：
对于微带线（表层走线）：
Z0 ≈ 87 / √(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))
对于带状线（内层走线）：
Z0 ≈ 60 / √εr * ln(4 * H / (0.67 * π * W * (0.8 + T/W)))
其中：
Z0 = 特性阻抗 (Ω)
εr = 介质材料的相对介电常数
H = 信号层到参考层的距离 (mil)
W = 线宽 (mil)
T = 铜厚 (mil)
公式看着复杂，但实际工作中，我们很少手算。都是用 Polar SI9000 或者 HyperLynx 这类工具来算。我给大家看一个典型的计算场景：
个人经验：在Polar SI9000里，我习惯把目标阻抗设为50Ω，然后调整线宽W和介质厚度H。通常先定H（由叠层决定），再反推W。比如，对于常规的FR4材料，εr≈4.2，H=4mil时，线宽W大概在6-7mil左右能到50Ω。但这只是理论值，实际还要考虑蚀刻补偿。
避坑指南：我曾经在一个项目中，板厂反馈说阻抗偏了5Ω。查了半天，发现是介质厚度H在生产时被压薄了。所以，一定要跟板厂确认 最终压合后的介质厚度，而不是设计图纸上的理论值。这个差异，在高频下影响很大。
差分阻抗控制，道理类似。100Ω差分对，线宽和线间距是关键。我常用的经验是：线宽5mil，线间距7mil，参考层距离4mil，配合合适的εr，基本能锁定100Ω。当然，最终还是得靠工具精确计算。
3.3 介质材料选择
介质材料，决定了信号的传输速度和损耗。服务器PCB常用的材料，我按档次给大家排个序：
- FR4 (普通玻纤布环氧树脂)： 最便宜，εr≈4.2-4.5，损耗因子Df≈0.02。适合低速信号（<1Gbps）。但到了PCIe 4.0/5.0（16Gbps/32Gbps），FR4的损耗就太大了，信号衰减严重。
- Mid-Loss (中损耗材料)： 比如Isola的FR408HR、松下M6。εr≈3.8-4.0，Df≈0.008-0.012。这是目前服务器主板的主流选择，能支持到25Gbps左右。
- Low-Loss (低损耗材料)： 比如Rogers 4350B、松下M7。εr≈3.5-3.7，Df≈0.003-0.005。适合25Gbps以上的高速信号，比如100G以太网、PCIe 5.0/6.0。
- Ultra-Low Loss (超低损耗材料)： 比如Rogers 3003、PTFE基材。εr≈2.2-3.0，Df<0.002。主要用于射频和毫米波，服务器里很少用，成本太高。
| 材料类型 | 相对介电常数 (εr) | 损耗因子 (Df) | 适用速率 | 相对成本 |
|---|---|---|---|---|
| 普通FR4 | 4.2 - 4.5 | ~0.02 | < 1 Gbps | 1x |
| Mid-Loss | 3.8 - 4.0 | 0.008 - 0.012 | 1 - 25 Gbps | 1.5x - 2x |
| Low-Loss | 3.5 - 3.7 | 0.003 - 0.005 | 25 - 56 Gbps | 3x - 5x |
| Ultra-Low Loss | 2.2 - 3.0 | < 0.002 | > 56 Gbps | > 10x |
警告：不要为了省钱，在高速信号上使用普通FR4。我曾经在一个PCIe 4.0项目中，因为成本压力选了FR4，结果眼图完全闭合，根本过不了测试。最后不得不重新投板，浪费了时间和金钱。记住，介质材料的损耗是频率的函数，频率越高，损耗越大。选材时，一定要看目标速率下的损耗预算。
另外，介质材料的 玻璃纤维编织效应 也要注意。FR4的玻纤布编织不均匀，会导致局部εr变化，进而引起阻抗波动。对于25Gbps以上的信号，我建议使用 扁平玻纤布 或者 无纺布 材料，能有效降低这种效应。
好了，叠层、阻抗、材料，这三者是三位一体的。叠层定了阻抗的参考，材料定了阻抗的精度和损耗。做服务器PCB设计，这三步走扎实了，后面信号完整性分析才能有的放矢。下一章，咱们聊聊具体的仿真和测试验证。