传输线理论：传输线的基本概念、特性阻抗、反射与传输

各位工程师朋友，咱们今天聊聊传输线理论。说实话，我刚入行那会儿，觉得传输线这东西离我很远——不就是一根导线嘛，能有什么玄机？直到有一次，我在调试一块高速ADC的模组，信号眼图烂得一塌糊涂，怎么查都找不到原因。后来老工程师过来看了一眼，说：“你这走线超过2英寸了，当传输线处理了吗？”

嗯，从那以后，我再也不敢小看这根“线”了。

一、什么是传输线？

先问个问题：一根导线什么时候变成传输线？

答案很简单——当它的长度大于信号上升沿对应波长的1/10时，它就不再是“一根导线”，而是一条传输线了。

举个例子。你用的信号上升沿如果是1ns，在FR4板材上，信号传播速度大约是6英寸/ns。那么1/10波长就是0.6英寸。也就是说，只要走线超过0.6英寸，你就得用传输线的眼光来看它。

传输线的本质是什么？说白了，就是信号在导体和参考平面之间建立电磁场，能量以电磁波的形式传播。它不是简单的电流从A流到B，而是电场和磁场交替建立、向前推进的过程。

二、特性阻抗——传输线的“身份证”

特性阻抗这个概念，我当年学的时候总觉得很抽象。它到底是什么？

我的理解是这样的：当信号沿着传输线传播时，它每往前走一步，都会遇到一个瞬态的阻抗。这个瞬态阻抗就是特性阻抗，记作Z₀。它由传输线的几何结构和材料决定，和线的长度无关。

计算公式长这样：

Z₀ = √(L/C)

其中L是单位长度的电感，C是单位长度的电容。

常见的特性阻抗值：

应用场景	特性阻抗	典型线宽（4层板，FR4）
单端信号（如DDR数据线）	50Ω	约8-10mil
差分信号（如USB、HDMI）	100Ω差分	约5-7mil，间距8-10mil
射频信号	50Ω或75Ω	根据板材计算

我在项目中遇到过一件事：一块4层板的模组，DDR走线阻抗设计的是50Ω，结果打样回来测试，发现只有42Ω。查了半天，原来是参考层被分割了，回流路径变长，等效电感增大。嗯，这就是典型的“你以为有参考平面，其实没有”的坑。

三、反射——信号完整性的头号敌人

反射是怎么产生的？

想象一下：信号在传输线上跑，突然遇到一个阻抗不连续的地方——比如从50Ω的走线突然接到一个100Ω的焊盘。信号会怎么反应？

一部分能量继续往前走，另一部分被反射回来。反射系数Γ的计算公式：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

如果负载阻抗等于特性阻抗，Γ=0，没有反射。这就是我们常说的“阻抗匹配”。

如果负载开路（Z_load=∞），Γ=1，信号全反射回来。你想想看，这会造成什么后果？

反射回来的信号会和原来的信号叠加，产生过冲、下冲、振铃。严重的时候，逻辑电平都会被破坏。

四、传输——信号是怎么“走”过去的

信号在传输线上的传播，其实是一个动态过程。我习惯用“充电”来理解：

1. 驱动端输出高电平，开始给传输线的分布电容充电
2. 充电电流在分布电感上产生压降
3. 这个压降又给下一段电容充电
4. 如此反复，信号就像波浪一样向前推进

传播速度取决于介质的介电常数：

v = c / √εr

其中c是光速，εr是相对介电常数。FR4的εr大约4.2，所以信号在FR4中的速度大约是光速的一半。

传播延时：

td = 长度 / v

比如一根6英寸的走线，延时大约是1ns。这个数字在DDR时序计算中非常关键。

五、知识体系总览

下面这张图，是我自己总结的传输线理论核心逻辑。你看一眼，就能把今天讲的内容串起来：

六、实际设计中的几个要点

讲了这么多理论，最后说几个我在实际项目中总结的经验：

• 走线长度要心中有数——我习惯在布局阶段就标注出关键信号的走线长度，超过临界长度的，一律按传输线处理。
• 阻抗控制要和板厂沟通——别想当然。不同板厂的工艺能力不同，同样的线宽，阻抗可能差10%以上。
• 匹配电阻的位置很关键——串联匹配电阻要靠近驱动端，并联匹配电阻要靠近接收端。放反了，效果大打折扣。
• 参考平面不能断——我见过太多因为参考平面被分割导致的信号完整性问题。实在要分割，至少保证关键信号的回流路径是连续的。

好了，这一章的内容就到这里。传输线理论是信号完整性的基石，理解透了，后面的串扰、电源完整性、时序分析都会轻松很多。