第二章 版图设计基础：从规则到文件，把设计变成“能流片的图”

各位同学，欢迎来到实战的第二讲。上一章我们聊了光电集成芯片的整体架构，今天咱们要落地了——讲讲版图设计。

版图是什么？说白了，就是芯片的“施工图纸”。你原理图画得再漂亮，仿真跑得再完美，最后都得靠版图去流片。我见过不少新手，原理图调得飞起，一到画版图就翻车。为什么？因为版图有它自己的“物理法则”。

今天这一章，我带你走一遍版图设计的核心流程，把DRC、LVS这些“拦路虎”讲透，最后再聊聊GDSII这个通用语言。嗯，咱们开始。

2.1 版图设计流程：从逻辑到物理的“翻译”

版图设计不是一蹴而就的。我个人习惯把它分成五个阶段，每个阶段都有明确的输入和输出。你想想看，如果一上来就闷头画，大概率要返工。

  1. 准备阶段：拿到工艺文件（PDK），确认设计规则。这一步我建议你花半天时间仔细读一遍规则文档，尤其是最小线宽、最小间距这些基础参数。我在项目中遇到过，有人没注意金属层的最小间距，结果画出来的版图DRC报了几百个错。
  2. 布局规划：把芯片分成几个功能块，比如调制器区、探测器区、波导走线区。这时候要考虑光路和电路的交叠，避免信号串扰。
  3. 详细布线：把每个晶体管、每个波导连接起来。注意，光电芯片里波导的弯曲半径有严格要求，太小的半径会导致光损耗剧增。
  4. 验证迭代：跑DRC和LVS，改错，再跑，直到零错误。这一步最磨人，但也是最有成就感的一步。
  5. 导出GDSII：生成最终文件，交给代工厂。

下面这张图，是我总结的版图设计流程，你可以对照着看。

版图设计五阶段流程 准备阶段 读PDK/设计规则 布局规划 功能块划分 详细布线 波导/金属连接 验证迭代 DRC/LVS 导出GDSII 交付代工厂 发现错误，返回修改 注：虚线表示验证不通过时的反馈回路
💡 我的小习惯： 在布局规划阶段，我会先用草图在纸上画一遍光路走向。光电芯片里，光路一旦定下来，后面改起来非常麻烦。纸上画错了，擦掉重来；版图画错了，可能要重跑半天DRC。

2.2 设计规则检查（DRC）：版图的“交通规则”

DRC，全称 Design Rule Check。说白了，就是检查你的版图有没有违反代工厂的工艺限制。

代工厂会给你一份设计规则文档，里面密密麻麻写满了各种数值。比如：

  • 最小线宽：金属线不能太细，否则刻蚀时会断掉。
  • 最小间距：两条线不能靠太近，否则会短路或漏电。
  • 最小包围：过孔周围要有足够的金属包裹，否则接触不良。

我记得有一次，我画一个高速调制器的版图，为了节省面积，把两条波导的间距压到了规则允许的极限。结果DRC报了一个“密度违例”——因为太挤了，局部金属密度超标。后来我不得不重新调整布局，多花了半天时间。

⚠️ 避坑指南： 我曾经犯过一个低级错误——把DRC规则文件看错了版本。工艺从0.18μm升级到0.13μm，我还在用旧规则画。结果流片回来，芯片根本没法用。所以，每次开工前，务必确认你用的PDK版本和代工厂当前版本一致。

DRC检查通常分两步：

  1. 几何检查：检查线宽、间距、面积等几何参数。
  2. 密度检查：检查各层材料的覆盖密度是否在允许范围内。

你可能会问：“DRC报错怎么办？” 我的经验是，先看错误类型。如果是间距违例，试着把两条线拉开一点；如果是密度违例，可以在空白区域加一些“虚拟填充”（dummy fill）。但注意，填充物不能影响电路功能。

2.3 版图与原理图一致性检查（LVS）：确保“图纸”和“设计”对得上

LVS，全称 Layout Versus Schematic。它的任务很简单：检查版图里的连接关系，是否和原理图完全一致。

你想想看，版图是你一笔一笔画出来的，难免会画错。比如，本来应该接VDD的线，你接成了GND；或者多画了一个晶体管。LVS就是帮你抓这些错误的。

LVS检查的核心逻辑是：

  • 从版图里提取出晶体管、电阻、电容等器件，以及它们的连接关系。
  • 从原理图里提取出同样的网表。
  • 对比两者是否一致。

如果LVS报错，通常有三种情况：

错误类型 可能原因 解决方法
器件不匹配 版图里多画或少画了一个器件 对照原理图，逐个检查器件
节点不匹配 某条线接错了位置 用LVS工具的高亮功能，追踪错误路径
参数不匹配 晶体管的宽长比（W/L）不一致 检查版图里晶体管的尺寸参数
🔑 关键点： LVS通过后，不代表你的版图就能正常工作。它只保证“连接关系正确”，不保证“性能达标”。比如，一条长走线带来的寄生电阻，LVS是检查不出来的。所以，LVS之后，通常还要做寄生参数提取（PEX）和后仿真。

2.4 GDSII文件格式简介：芯片界的“通用语言”

GDSII，全称 Graphic Data System II。它是代工厂和设计公司之间交换版图数据的标准格式。说白了，你画好的版图，最终都要导出成GDSII文件，才能发给代工厂。

GDSII文件的核心概念很简单：

  • 层（Layer）：每个工艺层对应一个编号，比如金属1是Layer 10，多晶硅是Layer 5。
  • 几何图形：矩形、多边形、路径等，用坐标点定义。
  • 结构（Structure）：可以嵌套，比如一个反相器可以定义为一个结构，然后在芯片顶层多次调用。

GDSII文件是二进制格式，你不能用记事本打开看。但你可以用版图工具（比如KLayout、Cadence Virtuoso）打开它。我个人习惯在导出前，用KLayout做一次快速预览，确认没有明显的错误。

💡 实用技巧： 如果你需要和别人协作，建议统一GDSII的“参考点”坐标。比如，把芯片左下角定为(0,0)。否则，两个人合并版图时，会发现图形对不上。我在一个项目中吃过这个亏，后来我们团队规定，所有子模块的参考点必须放在(0,0)。

GDSII文件虽然古老（1980年代的标准），但至今仍是业界主流。它的替代者OASIS虽然压缩率更高，但代工厂的接受度还不高。所以，老老实实学GDSII吧。

好了，这一章的内容就到这里。版图设计流程、DRC、LVS、GDSII，这四个概念是版图设计的基石。你把这些搞懂了，后面画版图的时候心里就有底了。

下一章，我们会进入实战环节——用具体的工具画一个简单的光电调制器版图。到时候，我会手把手带你走一遍流程。

公众号:蓝海资料掘金营，微信deep3321

← 上一章 📖 返回目录 下一章 →