4. 无源器件版图（下）：光栅耦合器、边缘耦合器的版图设计要点

好，咱们接着聊无源器件的版图。上一节讲了MMI和交叉波导，这一节轮到耦合器了——光栅耦合器和边缘耦合器。这两个东西，说白了就是芯片和外界光纤之间的“接口”。你芯片里边做得再好，光进不来、出不去，全白搭。

我个人习惯把耦合器比作“码头”。光栅耦合器是垂直方向的码头，光从芯片表面进出；边缘耦合器是水平方向的码头，光从芯片侧面进出。两种码头，两种玩法，版图设计要点完全不同。

4.1 光栅耦合器版图设计要点

光栅耦合器，也叫GC（Grating Coupler）。它的原理其实不复杂——在波导上刻出一排周期性的凹槽，形成一个衍射光栅。光从光纤垂直或接近垂直地照下来，被光栅衍射后耦合进波导。

核心参数：周期、占空比、刻蚀深度

这三个参数决定了光栅的耦合效率和工作波长。我见过太多新手一上来就画周期，结果忘了算占空比，最后耦合效率惨不忍睹。

• 周期（Λ）：一般在500nm到700nm之间，取决于工作波长和材料。硅波导的话，1550nm波段常用600nm左右。
• 占空比（DC）：刻槽宽度与周期的比值。50%是常见起点，但实际优化时经常要调到45%~55%。
• 刻蚀深度：部分刻蚀还是完全刻蚀？部分刻蚀（比如刻70nm深）对工艺更友好，但耦合效率会低一些。完全刻蚀效率高，但工艺难度大。

版图绘制步骤：

1. 先画一条直波导，宽度450nm（标准单模波导）。
2. 在末端画一个梯形渐变区，从450nm展宽到光栅宽度（通常10~15μm）。
3. 在渐变区末端，画一系列矩形刻槽。每个槽宽 = 周期 × 占空比，间距 = 周期 × (1 - 占空比)。
4. 刻槽数量：一般20~40个周期就够了。太多反而增加损耗。
5. 最后，在光栅上方画一个“光纤对准标记”——一个十字或圆环，方便封装时找位置。

4.2 边缘耦合器版图设计要点

边缘耦合器，也叫Edge Coupler或倒锥耦合器。它的思路是：把波导末端做成一个锥形，越变越细，直到光模场逐渐扩散到包层中，和光纤的模式匹配。

核心参数：锥形长度、尖端宽度、包层厚度

• 锥形长度：越长越好，但芯片面积有限。典型值100~300μm。太短的话模式转换不充分，损耗大。
• 尖端宽度：能画多细画多细。工艺允许的话，100nm以下最好。我见过最狠的做到50nm。
• 包层厚度：上包层（通常是二氧化硅）要足够厚，至少2μm，否则光会泄漏到空气中。

版图绘制步骤：

1. 从标准波导（450nm宽）开始。
2. 画一个锥形渐变区，宽度从450nm线性减小到尖端宽度（比如100nm）。
3. 锥形末端要延伸到芯片边缘——注意，是物理边缘，不是版图边缘。所以你要留出划片道的位置。
4. 在锥形两侧，画上“包层窗口”。这个窗口是刻蚀掉部分上包层，让光纤能更近地靠近波导。
5. 包层窗口的尺寸：一般50μm × 50μm，位置对准锥形尖端。

4.3 两种耦合器的对比与选择

特性	光栅耦合器	边缘耦合器
耦合方向	垂直（表面）	水平（端面）
带宽	窄（~40nm）	宽（>100nm）
耦合效率	~30%（标准），~70%（优化）	~80%（标准），>90%（优化）
对准容差	好（±2μm）	差（±0.5μm）
测试方便性	容易（晶圆级测试）	难（需要解理）
版图复杂度	中等	低

你想想看，如果做的是多波长系统，带宽窄的光栅耦合器可能就不够用。反过来，如果只是单波长测试，光栅耦合器方便得多——不用解理芯片，直接在晶圆上就能测。

4.4 避坑指南

我做版图这些年，踩过的坑不少。挑几个典型的说说：

• 光栅的“边界效应”：光栅两端的刻槽和中间的刻槽，衍射效率不一样。我建议在光栅两端各加2~3个“哑元”刻槽（不参与耦合，只做过渡），这样中间区域的效率更均匀。
• 边缘耦合器的“模场失配”：锥形做完了，但光纤的模场直径（MFD）和芯片的模场直径不匹配。解决办法：在锥形末端加一个“透镜”结构——一个弧形波导，把光聚焦一下。
• 金属遮挡：光栅耦合器上方不要走金属线，否则金属会反射光，造成干涉。我见过有人把电极走线从光栅上方绕过去，结果耦合效率直接腰斩。
• 刻蚀深度的一致性：光栅的刻蚀深度如果波动超过±5nm，耦合效率就会明显下降。版图里要加“工艺监控结构”——一个单独的测试光栅，用来事后测量实际刻蚀深度。

4.5 知识体系结构图

嗯，这张图把这一节的核心逻辑串起来了。左边是光栅耦合器的参数体系，右边是边缘耦合器的参数体系，底部是共同的避坑要点。你画版图的时候，对着这张图过一遍，基本不会漏东西。

好了，无源器件的版图就讲到这里。光栅耦合器和边缘耦合器，一个垂直一个水平，一个宽带宽一个窄带宽，一个容易对准一个难对准——各有各的用武之地。选哪个，取决于你的应用场景和测试条件。