第二章：硅光工艺平台介绍
做硅光芯片设计，说白了就是跟工艺平台打交道。我刚开始接触这行的时候，总觉得PDK就是个黑盒子，拿到手就开始画版图，结果流片回来一堆问题。后来才明白——不了解工艺平台，就像开车不看路况，迟早要翻车。
这一章，我带你看看主流的硅光流片厂，聊聊MPW和全掩膜的区别，再拆解一下PDK到底该怎么用。嗯，都是实战中必须啃下来的硬骨头。
2.1 主流硅光流片厂：谁家工艺靠谱？
全球能做硅光流片的厂子，掰着手指头数得过来。我挑几个有代表性的说说，都是我自己或同事实际用过的。
2.1.1 IMEC（比利时）
IMEC的硅光工艺线，业内公认的标杆。他们的iSiPP系列（硅光集成平台）支持到300mm晶圆，波导损耗能做到0.5 dB/cm以下。我个人习惯把IMEC的PDK当作参考基准——其他家的工艺参数，拿来跟IMEC一对比，心里就有数了。
核心参数：
- 波导类型：单模脊波导、条波导
- 光栅耦合器：1D/2D，耦合效率约-3 dB
- 调制器：载流子耗尽型MZM，Vπ·L约1.5 V·cm
- 探测器：锗探测器，响应度>0.8 A/W
2.1.2 AIM Photonics（美国）
AIM Photonics是美国的国家级硅光平台。他们的特点是MPW服务很成熟，对初创公司友好。我记得有一次帮客户评估，AIM的工艺窗口比IMEC略宽，但波导损耗稍高（约0.8 dB/cm）。
避坑指南： 我曾经在AIM流片时发现，他们的锗探测器暗电流偏大。后来跟工艺工程师沟通，才知道是外延层厚度控制的问题。所以，用AIM的PDK时，建议先跑一下暗电流的蒙特卡洛仿真。
2.1.3 Luxtera（现属Cisco）
Luxtera是硅光商业化的先驱。他们的工艺偏向大容量数据中心应用，波导损耗极低（<0.3 dB/cm）。不过，Luxtera的PDK不对外开放，只给合作客户。我接触过他们的设计，特点是大量使用多模干涉仪（MMI）做分束，版图密度很高。
2.1.4 中科院微电子所（中国）
国内做硅光，中科院微电子所是绕不开的。他们的工艺线支持8英寸晶圆，波导损耗约1.0 dB/cm。说实话，跟IMEC比有差距，但胜在响应快、沟通方便。我建议国内团队起步阶段先用微电子所的MPW，成本低，试错成本也低。
个人经验： 微电子所的PDK文档是中文的，这点对新手很友好。但要注意，他们的版图设计规则（DRC）有些地方比较特殊，比如最小波导间距，跟IMEC不一样。画版图前一定要仔细看。
2.2 MPW与全掩膜流片：怎么选？
流片方式就两种：MPW（多项目晶圆）和全掩膜。你想想看，这就像拼车和包车的区别。
2.2.1 MPW（多项目晶圆）
MPW就是把多个设计拼到同一块掩膜版上，分摊成本。适合原型验证、小批量测试。
- 优点： 便宜！一次MPW流片，IMEC大概2-3万美元，微电子所更便宜，约1万美元。
- 缺点： 周期长（3-4个月），版图面积受限（通常5x5 mm²以内）。
- 适用场景： 学术研究、早期原型、功能验证。
我建议： 第一次流片，千万别直接上全掩膜。先用MPW跑一轮，把设计里的坑都踩一遍。我曾经见过一个团队，直接全掩膜流片，结果调制器驱动电路有问题，几十万美金打了水漂。
2.2.2 全掩膜流片
全掩膜就是整个晶圆都是你的设计。成本高，但灵活。
- 优点： 周期短（2-3个月），版图面积不受限，工艺参数可定制。
- 缺点： 贵！一套掩膜版就要10-20万美元，加上流片费，轻松破30万。
- 适用场景： 量产、性能优化、特殊工艺需求。
避坑指南： 我曾经帮客户做全掩膜流片，结果发现他们的波导宽度设计值跟工艺线的最佳值差了20 nm。为什么？因为PDK里的模型是基于MPW数据拟合的，全掩膜时工艺线可能会微调。所以，全掩膜前一定要跟工艺线确认最新参数。
2.3 工艺设计套件（PDK）的构成与使用
PDK，说白了就是工艺厂给你的设计工具包。我见过很多新手，拿到PDK就急着画版图，结果连层定义都没搞清楚。嗯，这里要注意——PDK不是万能的，但不懂PDK是万万不能的。
2.3.1 PDK的构成
一个完整的硅光PDK，通常包含以下部分：
| 组件 | 说明 | 我的经验 |
|---|---|---|
| 器件模型 | 包括波导、MMI、光栅耦合器、调制器、探测器等 | 模型通常是基于实测数据拟合的，但要注意温度系数 |
| 版图单元 | GDSII格式的版图，包含所有标准器件 | 别直接拿来用，先检查一下版图里有没有冗余结构 |
| DRC/LVS规则 | 设计规则检查、版图与电路一致性检查 | DRC文件里经常有隐藏规则，比如最小密度要求 |
| 仿真模型 | 用于Lumerical、RSoft等工具的FDTD/模式模型 | 仿真模型跟实测可能有10%的偏差，心里要有数 |
| 文档 | 工艺手册、设计指南、参数表 | 文档一定要通读一遍，尤其是「注意事项」部分 |
2.3.2 PDK的使用流程
我个人习惯的PDK使用流程是这样的：
- 读文档： 先花一天时间把工艺手册看完。重点关注波导损耗、最小弯曲半径、耦合器效率。
- 跑仿真： 用PDK提供的模型，在Lumerical里跑一下关键器件。比如，光栅耦合器的耦合效率，仿真值跟手册标称值是否一致？
- 画版图： 调用PDK的版图单元，搭建你的设计。注意，别手动改PDK单元的参数，除非你很清楚后果。
- 跑DRC： 这是最容易出问题的一步。我曾经因为波导间距违反了最小规则，被DRC报了几百个错误。后来学乖了，每画一个模块就跑一次DRC。
- 跑LVS： 确保版图跟电路图一致。硅光芯片的LVS比电芯片复杂，因为光路没有电节点。有些PDK会提供光LVS规则，但大部分需要自己写。
核心要点： PDK不是设计说明书，而是约束条件。你越了解PDK的边界，设计就越顺利。我见过最惨的案例，是有人没看PDK里的波导最小弯曲半径，画了个半径5 μm的弯，结果流片回来光全漏了。
小技巧： 拿到PDK后，先建一个测试版图。把PDK里所有标准器件都调出来，跑一遍DRC和LVS。这样能提前发现PDK本身的问题，避免后期手忙脚乱。
警告： 不同工艺厂的PDK格式不兼容。IMEC的PDK基于Cadence，AIM Photonics的基于Synopsys。换平台时，需要重新学习PDK的使用方法。别指望能直接移植。
2.4 知识体系：一张图看懂
下面这张SVG图，把本章的核心逻辑串起来了。你一看就明白：工艺平台、流片方式、PDK，这三者怎么配合。
这张图里，左边是流片厂的选择，中间是流片方式的决策，右边是PDK的具体内容。三者环环相扣。你选定了IMEC的MPW，就要用IMEC的PDK；你选了全掩膜，就要跟工艺线确认定制参数。说白了，没有脱离平台的硅光设计。
公众号:蓝海资料掘金营，微信deep3321