3、硅光无源器件设计（上）：SOI波导基础与损耗机制
各位同学，今天我们进入硅光芯片最核心的部分——无源器件设计。说实话，这部分内容我当年自学时走了不少弯路。记得我第一次流片，就因为波导损耗没算准，整个芯片的插损比预期高了3个dB。嗯，从那以后，我对波导基础就再也不敢马虎了。
3.1 SOI波导基础：为什么是它？
SOI，全称Silicon-on-Insulator，绝缘体上硅。说白了，就是在二氧化硅衬底上长一层单晶硅。为什么硅光芯片几乎都选这个材料？我个人的理解是：它天然形成了高折射率差的结构。
你看，硅的折射率约3.48，二氧化硅约1.44。这个差值有多大？Δn ≈ 2.04。你想想看，这么高的折射率差，光可以被死死地约束在硅芯层里。我做过对比，同样的弯曲半径，SOI波导的损耗比氮化硅波导低一个数量级。
核心参数：SOI晶圆典型结构——顶层硅厚度220nm，埋氧层厚度2μm，衬底硅厚度725μm。这是目前最成熟的工艺平台。
3.2 单模条件：别让高阶模坑了你
单模传输是硅光设计的基本要求。为什么？因为多模会导致干涉、色散，你的器件性能会变得不可控。我在一个MZI滤波器项目中就吃过这个亏——仿真时用的单模，流片回来发现波导太宽，激起了二阶模，消光比直接掉了5dB。
对于SOI脊形波导，单模条件可以用一个经验公式来估算：
对于220nm顶层硅：
- 条形波导：宽度 W ≤ 500nm（TE模式）
- 脊形波导：脊宽 W ≤ 600nm，脊高 H ≤ 220nm这里有个关键点：单模条件其实和波长有关。我习惯用1550nm作为设计波长，因为这是光通信的C波段。如果你做的是1310nm，那波导宽度要更窄一些。
| 波导类型 | 宽度范围 | 支持模式 | 适用场景 |
|---|---|---|---|
| 条形波导 | 400-500nm | TE0单模 | 高密度集成 |
| 脊形波导 | 500-600nm | TE0单模 | 低损耗传输 |
| 宽波导 | >1μm | 多模 | 特殊功能器件 |
我的小技巧：设计时留点余量。比如单模上限是500nm，我一般做到450nm。这样工艺偏差+10nm也不会出问题。
3.3 波导损耗机制：三大元凶
波导损耗是硅光芯片性能的天花板。我把它总结为三类：散射损耗、吸收损耗、辐射损耗。下面一个个说。
3.3.1 散射损耗
这是SOI波导最主要的损耗来源。为什么？因为侧壁粗糙。你想想看，光在波导里传播，碰到侧壁上的毛刺就会散射出去。我测过不同工艺线的波导，侧壁粗糙度从2nm到5nm，损耗可以从1dB/cm飙升到5dB/cm。
散射损耗可以用Payne-Lacey模型估算：
α_scatter ∝ (σ² / λ³) × (n_core² - n_clad²)²
其中：
σ = 侧壁粗糙度均方根值
λ = 工作波长
n_core, n_clad = 芯层和包层折射率嗯，公式看着复杂，但核心就一句话：侧壁越光滑，损耗越低。我建议你选工艺时，一定要问清楚侧壁粗糙度这个参数。
3.3.2 吸收损耗
吸收损耗分两种：本征吸收和杂质吸收。本征吸收是硅材料本身的带间吸收，对于1550nm波段，这个值很小，约0.1dB/cm。但杂质吸收就麻烦了。
我曾经遇到过一批晶圆，波导损耗异常高。排查了两个月，最后发现是硅材料里掺了少量硼。硼杂质在红外波段有很强的吸收峰。从那以后，我每次流片前都会要求工艺厂提供材料的SIMS分析报告。
注意：SOI顶层硅的掺杂浓度要控制在1×10¹⁵ cm⁻³以下，否则吸收损耗会显著增加。特别是P型掺杂，对1550nm光的吸收比N型大3倍。
3.3.3 辐射损耗
辐射损耗主要发生在弯曲波导中。光在直波导里走得好好的，一拐弯就往外漏。为什么？因为弯曲导致模式场分布不对称，一部分光会从弯曲外侧辐射出去。
弯曲损耗和弯曲半径R的关系可以用以下经验公式：
α_bend ∝ exp(-R / R₀)
其中R₀是特征弯曲半径，与波导结构有关。
对于220nm SOI波导，R₀ ≈ 5μm3.4 弯曲波导设计：弯得小，损耗低
弯曲波导是硅光芯片里最常用的结构之一。MMI、MZI、环形谐振器，哪个都离不开它。我个人的设计准则是：
- 最小弯曲半径：对于单模波导，建议R ≥ 5μm。再小的话，辐射损耗会指数级上升。
- 欧拉弯曲：用渐变曲率代替恒定曲率，可以降低20-30%的弯曲损耗。我最近几个项目都在用这个方案。
- 偏移补偿：在直波导和弯曲波导的连接处，加一个微小的偏移量（约50-100nm），可以减小模式失配损耗。
实战数据：我做过一组对比实验——5μm半径的弯曲波导，损耗约0.05dB/90°；10μm半径的，损耗降到0.01dB/90°。所以，如果面积允许，尽量用大半径。
下面这张图展示了SOI波导设计中各损耗机制的相对关系：
这张图把三种损耗机制和设计权衡串起来了。你看，散射损耗占比最大，所以工艺质量是第一位。辐射损耗虽然占比小，但弯曲半径一减小，它就会指数增长。我一般先定工艺，再根据面积约束选弯曲半径，最后用仿真验证总损耗。
避坑指南：我曾经在环形谐振器设计中，为了缩小面积把弯曲半径从10μm减到3μm。结果Q值从20000掉到了5000。后来我学乖了——弯曲半径至少留50%的余量。
好了，这一节的内容就到这里。SOI波导是硅光芯片的基石，单模条件、损耗机制、弯曲设计，这三个点你吃透了，后面学定向耦合器、MMI、光栅耦合器就会轻松很多。记住我的一句话：波导设计，细节决定成败。
公众号:蓝海资料掘金营，微信deep3321