3、核心芯片供电：探测器偏压电源设计、FPGA核心供电、模拟前端供电、DDR内存供电
各位工程师朋友，咱们接着聊热成像系统的电源管理。上一节我们把系统级的电源架构梳理了一遍，这一节要深入到核心芯片的供电细节了。
说白了，热成像系统里最娇贵的几个用电大户，就是探测器、FPGA、模拟前端和DDR内存。这四个家伙对电源的要求各不相同，有的要极低噪声，有的要超大电流，有的要精确电压。我这些年踩过的坑，有一半都跟这几个供电设计有关。
核心观点：热成像系统的性能瓶颈，往往不在算法，而在电源。一个纹波超标的偏压，能让整幅图像全是噪点；一个掉压的FPGA核心，能让系统随机死机。
3.1 探测器偏压电源设计
探测器偏压，这是整个系统里最敏感的电源轨。我习惯叫它“高压偏压”，因为通常需要提供5V到15V不等的电压，而且对噪声的要求极其苛刻。
为什么这么敏感？你想想看，探测器把红外辐射转换成电信号，这个信号本身就非常微弱，通常是微伏甚至纳伏级别。偏压上的任何纹波，都会直接耦合到输出信号里，变成固定图案噪声。
设计要点：
- 噪声指标：偏压纹波通常要求小于1mVpp，最好做到0.5mVpp以下。我在一个项目中遇到过，偏压纹波从0.3mV涨到0.8mV，图像信噪比直接掉了3dB。
- 电源架构：建议采用“DC-DC升压 + LDO稳压”两级方案。先用DC-DC把电池电压升到目标值附近，再用低噪声LDO做精细稳压和纹波抑制。
- 滤波设计：LDO输出端要加π型滤波，电容选低ESR的陶瓷电容，电感选小体积的磁珠。我一般会在LDO输出再加一级RC滤波，时间常数取10μs左右。
个人经验：我曾经在一个项目中，为了省成本，把偏压的LDO换成了DC-DC直接输出。结果图像上全是横条纹，怎么调算法都去不掉。最后老老实实加回LDO，问题立刻消失。嗯，有些钱不能省。
典型电路参数：
| 参数 | 推荐值 | 说明 |
|---|---|---|
| 输出电压 | 8V ~ 12V | 根据探测器型号调整 |
| 输出电流 | 10mA ~ 50mA | 偏压电流很小，但噪声要求高 |
| 纹波要求 | < 0.5mVpp | 最好用频谱分析仪实测 |
| LDO型号 | TPS7A47, LT3045 | 超低噪声LDO |
3.2 FPGA核心供电
FPGA核心供电，这是系统里的“电老虎”。现在的FPGA核心电压越来越低，从1.2V降到0.9V甚至0.8V，但电流却越来越大，动不动就十几安培。
低电压大电流，意味着什么？意味着很小的电阻就会造成很大的压降。我见过一个案例，PCB走线长了2厘米，核心电压从1.0V掉到0.92V，FPGA直接罢工。
设计要点：
- 电压精度：FPGA核心电压通常要求±3%以内，有些高速器件要求±1.5%。我建议按±1%设计，留足余量。
- 瞬态响应：FPGA工作时电流变化极快，从休眠到全速运行，电流可能在几微秒内跳变数安培。电源的瞬态响应必须足够快。
- 去耦电容：核心供电需要大量去耦电容。我一般按每安培100μF估算，再配合多个0.1μF和0.01μF的小电容，分布在FPGA的每个电源引脚附近。
避坑指南：我曾经在一个项目中，FPGA核心供电的去耦电容放得太远，结果FPGA在高速切换时频繁复位。后来把电容移到芯片背面，紧挨着电源引脚，问题才解决。记住：去耦电容的位置比容量更重要。
电源方案选择：
- 小规模FPGA（电流<3A）：可以用LDO，简单干净，但效率低。
- 中规模FPGA（电流3A~10A）：建议用DC-DC，效率高，但要注意开关噪声。
- 大规模FPGA（电流>10A）：必须用多相DC-DC，或者专用的电源模块（如TI的TPS546系列）。
3.3 模拟前端供电
模拟前端（AFE）是连接探测器和ADC的桥梁，负责信号调理和模数转换。它的供电质量，直接决定了系统的动态范围和信噪比。
AFE通常需要多路电源：模拟正电源、模拟负电源、数字电源。这三路电源之间不能互相干扰，否则会出现串扰噪声。
设计要点：
- 模拟电源：必须用LDO供电，纹波要求< 0.1mVpp。我习惯在LDO输出再加一级LC滤波，电感用10μH，电容用10μF。
- 数字电源：可以用DC-DC，但必须与模拟电源物理隔离。PCB布局时，模拟地和数字地要分开，最后单点连接。
- 电源排序：AFE通常要求先上模拟电源，再上数字电源。如果顺序反了，可能会损坏芯片。我一般用电源监控芯片来实现时序控制。
个人习惯：我设计AFE供电时，会在每个电源引脚旁边放一个0.1μF的陶瓷电容和一个10μF的钽电容。钽电容的ESR比陶瓷电容大，可以抑制低频振荡。这个组合我用了十年，从来没出过问题。
3.4 DDR内存供电
DDR内存供电，看起来简单，其实门道不少。DDR需要三路电源：VDD（核心电压）、VDDQ（I/O电压）、VTT（终端电压）。
VTT电压是VDDQ的一半，用于DDR数据线的终端匹配。这个电压的精度要求很高，通常要求±2%以内，而且瞬态响应要快。
设计要点：
- VDD供电：电流大，建议用DC-DC。DDR3的VDD是1.5V，DDR4是1.2V，DDR5是1.1V。注意电压会随着代际变化。
- VDDQ供电：电流中等，可以用DC-DC或LDO。如果对噪声敏感，建议用LDO。
- VTT供电：必须用专用的VTT稳压器，比如TPS51200。这种芯片能同时提供VTT和VTTREF，而且瞬态响应极快。
避坑指南：我曾经在一个项目中，为了省一个芯片，用电阻分压加运放来产生VTT电压。结果DDR在高速读写时频繁出错，数据校验总是失败。后来换成专用的VTT稳压器，问题立刻解决。DDR的VTT不能用普通LDO代替，切记。
DDR电源参数表：
| 电源轨 | DDR3 | DDR4 | DDR5 |
|---|---|---|---|
| VDD | 1.5V ± 0.075V | 1.2V ± 0.06V | 1.1V ± 0.055V |
| VDDQ | 1.5V ± 0.075V | 1.2V ± 0.06V | 1.1V ± 0.055V |
| VTT | 0.75V ± 0.015V | 0.6V ± 0.012V | 0.55V ± 0.011V |
知识体系总览
下面这张图，把四个核心芯片供电的关键点串起来了。你可以把它当作设计时的检查清单。
好了，这一节的内容就到这里。四个核心芯片的供电设计，每个都有它的脾气。探测器偏压怕噪声，FPGA核心怕掉压，模拟前端怕串扰，DDR内存怕精度不够。设计时抓住这些关键点，就能少走弯路。
下一节我们会聊聊热成像系统的热管理设计，包括散热方案和温度监控。到时候见。
公众号:蓝海资料掘金营，微信deep3321