3. 芯片出光特性分析：MicroLED芯片结构、发光层与量子阱、光提取效率(LEE)影响因素
好，咱们进入第三章。这一章要聊的，是MicroLED芯片的“内功”——出光特性。说白了，就是光是怎么在芯片里产生，又是怎么跑出来的。我做了这么多年封装，发现很多问题其实都出在“光出不来”上。你芯片做得再亮，光被闷在里面，那也是白搭。
3.1 MicroLED芯片结构：光是从哪儿来的？
先看芯片结构。一个典型的MicroLED芯片，从下往上大致是：衬底、缓冲层、n型层、发光层（MQW）、p型层，最后是电极。嗯，这里要注意，这个结构跟传统LED很像，但尺寸一缩小，问题就全变了。
我个人习惯把芯片结构分成三个功能区：
- 载流子注入区：n型和p型层，负责把电子和空穴送进去。
- 复合发光区：多量子阱（MQW），电子和空穴在这里“见面”，然后发光。
- 光提取区：芯片表面和各个界面，光从这里逃出去。
你想想看，这三个区任何一个出问题，光效就上不去。我在项目中遇到过一种情况，芯片在显微镜下看发光很均匀，但一测光功率就是低。后来发现是p型层的电流扩展不均匀，导致只有局部区域在发光。这就是结构设计没做好。
3.2 发光层与量子阱：光是怎么产生的？
发光层的核心是多量子阱（MQW）。它由一层窄带隙材料（阱层）和宽带隙材料（垒层）交替堆叠而成。电子和空穴被“关”在阱层里，复合发光。
为什么会这样？因为量子阱的厚度很薄（通常2-5nm），载流子被量子限域效应束缚，能级分裂成子能级。这样一来，复合效率反而比体材料高得多。
我建议你记住几个关键参数：
| 参数 | 典型值 | 影响 |
|---|---|---|
| 阱层厚度 | 2-5 nm | 太薄则载流子捕获不足，太厚则量子限域效应减弱 |
| 阱层数量 | 3-10对 | 越多则发光区体积越大，但应力积累也越严重 |
| 垒层厚度 | 5-15 nm | 影响载流子隧穿和应力释放 |
这里有个坑。我曾经做过一批蓝光MicroLED，MQW用了8对阱层，结果发现发光效率反而不如6对的。后来分析是阱层太多，应力导致晶体质量下降，非辐射复合增加了。所以不是越多越好，要平衡。
3.3 光提取效率(LEE)影响因素：光为什么出不来？
光提取效率（LEE），是本章的重头戏。它指的是芯片内部产生的光子中，能逃逸到外部的那部分比例。MicroLED的LEE通常只有20%-40%，剩下的光都被困在芯片里了。
光出不来，主要有三个原因：
3.3.1 全内反射（TIR）
这是最大的“光贼”。半导体材料的折射率很高（GaN约2.5，GaAs约3.5），而空气折射率是1。根据斯涅尔定律，只有入射角小于临界角的光才能逃逸。临界角是多少？
θc = arcsin(n_air / n_semiconductor)
对于GaN：θc = arcsin(1/2.5) ≈ 23.6°
对于GaAs：θc = arcsin(1/3.5) ≈ 16.6°你想想看，只有这么小角度内的光能出去，大部分光都在芯片内部来回反射，最后被吸收掉。这就是为什么传统LED要做倒装、做表面粗化——就是为了打破这个全内反射。
3.3.2 吸收损耗
光在芯片内部传播时，会被各种材料吸收。尤其是：
- 电极金属：特别是p型电极，通常用ITO或Ni/Au，对短波长光有吸收。
- 衬底：蓝宝石衬底对紫外光有吸收，SiC衬底相对好一些。
- 缺陷和杂质：晶体中的位错、点缺陷，都会成为非辐射复合中心，把光吃掉。
我记得有一次，客户反馈芯片亮度不够。我拿积分球一测，发现短波长波段的光功率明显偏低。排查下来，是p型电极的ITO层厚度没控制好，对蓝光吸收太严重。后来把ITO厚度从150nm调整到80nm，光效提升了12%。
3.3.3 波导效应
MicroLED芯片本身就是一个平板波导。高折射率的半导体层被低折射率的衬底和空气夹在中间，光很容易被束缚在波导层里传播，出不去。
芯片尺寸越小，这个问题越突出。为什么？因为侧壁面积占比变大了。对于大尺寸LED，侧壁损耗可以忽略；但对于MicroLED（比如10μm以下），侧壁面积与发光面积的比例急剧增大，侧壁处的光提取变得非常重要。
核心结论：MicroLED的LEE问题，本质上是“小尺寸效应”放大了传统LED的固有问题。全内反射、吸收损耗、波导效应，在微米尺度下变得更加棘手。
3.4 提升LEE的实用方法
说了这么多问题，那怎么解决？我分享几个我在项目中验证过的方法：
- 表面粗化：在芯片表面刻蚀出微纳结构，改变光的出射角度。我建议用干法刻蚀，控制精度高。
- 分布式布拉格反射镜（DBR）：在衬底和n型层之间插入DBR，把向下传播的光反射回去。
- 侧壁处理：对于小尺寸芯片，侧壁要做得尽量垂直光滑，或者涂覆高反射材料。
- 倒装结构：把发光层朝下，通过透明衬底或直接通过电极出光，减少吸收。
个人经验：如果你在做10μm以下的MicroLED，我强烈建议你优先考虑侧壁处理。我曾经在5μm的芯片上，仅仅通过优化侧壁刻蚀条件（从各向同性改为各向异性），就把LEE从18%提升到了27%。这个提升幅度，比调整MQW结构来得更直接。
3.5 知识体系：一张图看懂
下面我用一张SVG图，把本章的核心逻辑串起来。你可以把它当作一个思维导图来看。
警告：不要试图用一个方法解决所有LEE问题。全内反射、吸收损耗、波导效应是相互耦合的。比如你做了表面粗化，虽然提升了出光，但可能增加了侧壁的散射损耗。我建议你做一个DOE（实验设计），把几个因素一起优化，而不是孤立地调一个参数。
好了，这一章的内容就到这里。光提取效率是个系统工程，从芯片结构设计到工艺实现，每一步都影响最终结果。你把这些基础打牢了，后面讲光学耦合的时候，就会轻松很多。