一、串扰的本质：信号之间的“悄悄话”

做PCB设计这么多年，我遇到过最头疼的问题之一就是串扰。说白了，串扰就是一根走线上的信号，通过电磁场“偷听”到了旁边走线上的信号。你想想看，本来两条线各走各的，结果一条线上跳变的时候，另一条线上也跟着“哆嗦”一下——这就是串扰。

串扰分两种：近端串扰（NEXT）和远端串扰（FEXT）。名字听着绕，其实理解起来很简单。

1.1 近端串扰（NEXT）

近端串扰，就是干扰源（ aggressor ）的信号在近端（也就是驱动端）耦合到受害线（ victim ）上。我习惯把它叫做“同侧干扰”。

为什么会这样？因为信号在传输线上传播时，会在周围产生电场和磁场。当两条线靠得足够近，受害线的近端就会感应到这些场的变化。嗯，这里要注意：近端串扰的幅度和信号上升时间关系很大——上升沿越陡，串扰越严重。

1.2 远端串扰（FEXT）

远端串扰，就是干扰信号在远端（接收端）耦合到受害线上。这个更隐蔽——它和信号传播方向有关。

我记得有一次调试一个高速SerDes链路，眼图总是打不开。查了半天，发现是远端串扰在作怪。远端串扰有个特点：它和耦合长度成正比。线越长，远端串扰越大。而且，远端串扰在微带线中比在带状线中严重得多。

串扰类型	耦合位置	主要影响因素	典型幅度
近端串扰（NEXT）	驱动端	上升时间、线间距	5%~15%
远端串扰（FEXT）	接收端	耦合长度、介质均匀性	3%~10%

二、串扰的物理机制：场耦合的“三要素”

要理解串扰，得先搞清楚电磁场是怎么耦合的。说白了就三个东西：容性耦合、感性耦合，以及介质的影响。

2.1 容性耦合

两条平行走线之间，天然就存在一个寄生电容。这个电容有多大？取决于线宽、线间距、介质厚度和介电常数。我一般用经验公式估算：对于FR4材料，50欧姆微带线，线间距等于线宽时，单位长度的耦合电容大约在 0.1~0.3 pF/cm。

容性耦合产生的串扰电流，在近端和远端是同向的。也就是说，它同时贡献给NEXT和FEXT。

2.2 感性耦合

信号电流在走线上流动时，会产生磁场。这个磁场会穿过旁边的走线，感应出电压。这就是感性耦合。

感性耦合有个特点：它在近端和远端产生的串扰电流是反向的。所以，在近端，容性和感性是相加的；在远端，它们是相减的。这就是为什么远端串扰通常比近端串扰小——因为两者互相抵消了一部分。

2.3 介质的影响

介质不均匀会导致远端串扰恶化。我曾经在一个项目中用了廉价的FR4材料，结果远端串扰比仿真值大了30%。后来换成低损耗材料，问题就解决了。

介质的影响主要体现在两个方面：

• 介电常数不均匀：导致信号传播速度不一致，破坏容性和感性的抵消
• 损耗角正切：高频下介质损耗会改变信号波形，间接影响串扰

三、减小串扰的布线技巧：实战经验总结

好了，理论说完了，咱们来点干货。下面这些技巧，都是我这些年踩坑踩出来的。

3.1 增大线间距——最直接的方法

串扰和线间距的平方成反比。也就是说，间距翻一倍，串扰降到原来的四分之一。我一般遵循“3W原则”：线间距至少是线宽的3倍。对于特别敏感的信号，比如时钟线，我会做到5W甚至10W。

3.2 使用屏蔽线

在两条敏感走线之间加一条地线，可以显著降低串扰。这条地线最好是打过孔的，每隔1/10波长打一个地孔。我记得在一个10Gbps的项目中，加了屏蔽地线后，串扰从12%降到了3%以下。

3.3 控制走线层叠

走线离参考平面越近，电磁场越集中，串扰越小。我习惯把高速信号走在靠近地平面的层，比如L2层（如果L1是地）。这样串扰能降低30%~50%。

3.4 避免长距离平行走线

这个不用多说，平行长度越长，串扰越大。我一般控制平行长度不超过信号上升沿对应的传播距离的1/10。举个例子：对于1ns上升沿的信号，在FR4中传播速度约15cm/ns，那么平行长度不要超过1.5cm。

3.5 使用差分信号

差分信号天生抗串扰。因为差分对内的两条线互为参考，对外辐射的电磁场相互抵消。我做过对比：同样的布线密度，差分信号的串扰比单端信号低6~10dB。

四、串扰分析的知识体系

下面这张图是我自己总结的串扰分析知识体系，你可以把它当作一个检查清单：

五、总结

串扰分析，说白了就是管好电磁场的“三要素”：容性耦合、感性耦合和介质影响。我个人的经验是：先仿真，后布线，再验证。不要等到板子打回来才发现串扰问题，那时候改起来就麻烦了。

最后送大家一句话：串扰不是玄学，是物理。只要掌握了它的规律，就能在设计中有针对性地规避。嗯，今天就聊到这里，下次咱们聊聊阻抗控制。