一、镀膜均匀性概述
1.1 什么是均匀性？
镀膜均匀性，说白了就是薄膜在晶圆表面各处的厚度一致性。
我经常跟新来的工程师打比方：你往一张饼上撒芝麻，有的地方厚厚一层，有的地方露了面皮——这就不均匀。镀膜也是这个道理。我们希望在整片晶圆上，从中心到边缘，膜厚尽可能一致。
为什么会不均匀？原因很多。比如反应气体在腔体内的分布不均，或者等离子体密度有梯度，又或者晶圆温度存在差异。嗯，这里要注意，不同工艺的均匀性表现也不一样。PVD（物理气相沉积）和CVD（化学气相沉积）的均匀性问题，其实各有各的脾气。
1.2 为什么均匀性这么重要？
我直接说结论：均匀性不好，芯片就废了。
你想想看，如果同一片晶圆上，中心区域的膜厚是100nm，边缘只有80nm，那后续的光刻、刻蚀步骤全都会出问题。光刻的聚焦深度是固定的，膜厚不一致会导致图形线宽跑偏。刻蚀的时候，薄的地方可能直接刻穿，厚的地方又刻不干净。
我在项目中遇到过一件事。有一次做氧化硅薄膜，均匀性差了3%，结果整批晶圆的电容值偏差超标，客户直接退货。从那以后，我对均匀性指标就特别敏感。
具体来说，均匀性影响以下几个方面：
- 器件性能一致性：膜厚不同，电阻、电容、折射率都会变
- 良率：均匀性差，边缘die的良率往往惨不忍睹
- 工艺窗口：后续工艺需要留更大的余量，等于浪费产能
- 可靠性：膜厚不均的地方，应力集中，容易开裂或分层
核心观点：均匀性不是锦上添花，而是生死线。均匀性做不好，后面的工艺全是白费功夫。
1.3 均匀性的量化指标
光说“均匀”不量化，那是耍流氓。业界通用的量化指标叫非均匀度，英文叫Non-Uniformity，缩写NU。
计算公式很简单：
非均匀度(%) = (最大膜厚 - 最小膜厚) / (2 × 平均膜厚) × 100%或者另一种常见写法：
NU(%) = (σ / x̄) × 100%其中σ是标准偏差，x̄是平均膜厚。这个叫相对标准偏差，也叫变异系数。
我个人习惯用第一种，因为直观。你测5个点、9个点或者49个点，算出来最大最小差多少，除以两倍平均值，就是百分比。比如平均膜厚100nm，最大102nm，最小98nm，那非均匀度就是(102-98)/(2×100)=2%。
不同工艺对均匀性的要求不一样：
| 工艺类型 | 典型均匀性要求 | 备注 |
|---|---|---|
| 逻辑芯片栅氧化层 | < 1% | 最严苛，直接影响阈值电压 |
| 金属互连层 | < 3% | 影响电阻和电迁移 |
| 钝化层 | < 5% | 要求相对宽松 |
| 光学薄膜 | < 0.5% | 滤光片等精密光学器件 |
实战小技巧：测均匀性时，别只测中心点和边缘点。我建议至少测5点（中心+上下左右），或者9点（3×3矩阵）。如果条件允许，49点（7×7）的map图最能暴露问题。我曾经遇到过5点测出来1.5%，换成49点一测，实际是3.2%——边缘有几个点偷偷偏厚。
1.4 均匀性的分类
均匀性不是铁板一块，我们通常把它分成两类：
- 片内均匀性（Within-Wafer Uniformity, WIW）：同一片晶圆上不同位置的膜厚差异。这是最常说的均匀性。
- 片间均匀性（Wafer-to-Wafer Uniformity, WTW）：同一批次不同晶圆之间的膜厚差异。这个容易被忽略，但同样重要。
我见过一个案例：片内均匀性做得很好，1.2%以内，但片间均匀性差了5%。原因是腔体加热器的温度控制有漂移，第一片和最后一片晶圆的沉积温度差了十几度。嗯，这里要提醒大家，均匀性要两头抓，不能只盯着片内。
1.5 均匀性问题的常见根源
根据我的经验，均匀性问题通常出在以下几个地方：
- 气体分布不均：喷淋头（showerhead）的孔堵塞或设计不合理
- 温度梯度：晶圆边缘散热快，中心温度高，导致沉积速率不同
- 等离子体密度分布：RF功率耦合不均匀，中心密度高边缘低
- 晶圆旋转：转速不够或者旋转偏心
- 靶材侵蚀：PVD中靶材用久了，侵蚀轮廓改变，溅射速率分布变化
避坑指南：我曾经遇到过一台PVD机台，均匀性突然从2%跳到5%。排查了三天，最后发现是喷淋头边缘的螺丝松了，导致气体从缝隙泄漏。所以，做均匀性排查时，别光盯着工艺参数，硬件状态也要仔细检查。
1.6 本章知识体系
下面这张图帮你理清本章的核心逻辑：
这张图把本章的核心内容串起来了。从均匀性的定义出发，到为什么重要，再到怎么量化，最后落到常见问题根源。后面的章节，我们会逐一拆解这些根源，给出具体的改善方法。
公众号：蓝海资料掘金营，微信 deep3321