2、片上存储器详解：L1P缓存、L1D缓存、L2 SRAM的配置与使用、内存保护单元（MPU）基础

各位同学，咱们今天聊聊DSP的片上存储器。说实话，很多刚入行的工程师觉得内存配置就是改几个寄存器，没什么技术含量。但我在项目中吃过不少亏——有一次因为L1D缓存配置不当，导致实时处理任务频繁丢帧，查了整整三天才找到问题根源。所以这一章，咱们把片上存储器的门道彻底讲透。

2.1 存储层次结构概览

DSP的存储架构，说白了就是一套「速度与容量」的妥协方案。你想想看，CPU核心跑在1GHz以上，如果直接挂载DDR，每次访存都要等几十个时钟周期，那性能就全浪费了。所以TI、ADI这些厂商搞出了多级存储结构：

• L1P（一级程序缓存）：专门缓存指令，通常32KB~64KB
• L1D（一级数据缓存）：缓存数据，同样32KB~64KB
• L2 SRAM（二级静态随机存取存储器）：容量更大，256KB~1MB，可配置为缓存或SRAM
• L3（片外存储器）：DDR、Flash等，容量大但速度慢

我个人习惯把L1比作「工程师的桌面」——常用的工具书和图纸放在手边，随拿随用。L2就是「书架」，放一些不常用但偶尔要查的资料。至于DDR，那就是「仓库」了，东西多但取一趟费时间。

2.2 L1P缓存：指令执行的加速器

L1P缓存，专门伺候指令。为什么要把指令和数据分开缓存？嗯，这里有个历史原因——早期的冯·诺依曼架构，指令和数据共用一条总线，结果就是取指令和读写数据互相打架。DSP这种实时性要求高的芯片，干脆搞了哈佛架构，指令和数据各走各的路。

配置L1P时，我建议你重点关注两个参数：

• 缓存大小：通常可选32KB或64KB。代码量大的工程，选64KB更稳妥。
• 缓存模式：直写（Write-Through）还是回写（Write-Back）？对于指令缓存，其实不存在写操作，所以这个参数主要影响一致性维护策略。

2.3 L1D缓存：数据读写的关键

L1D缓存比L1P复杂得多。为什么？因为数据有读有写，还有不同数据类型（标量、向量、结构体）的访问模式差异。

配置L1D时，有几个坑需要避开：

• 缓存行大小：通常是64字节或128字节。如果你的数据访问是连续的（比如数组遍历），大缓存行更有利；如果是随机访问（比如链表），小缓存行反而更好。
• 关联度：2路、4路还是全相联？关联度越高，冲突miss越少，但硬件成本和功耗也越高。
• 写策略：直写模式简单但带宽浪费，回写模式高效但需要维护一致性。

2.4 L2 SRAM：灵活配置的中间层

L2 SRAM是DSP存储架构中最灵活的部分。你可以把它全部配置成SRAM，也可以部分配置成缓存，甚至按比例分配。我个人习惯的做法是：

1. 先估算代码和数据的总大小
2. 把最频繁访问的代码段和数据段放到L1
3. 次频繁的放到L2 SRAM
4. 剩下的交给L2缓存自动管理

下面是一个典型的L2配置示例（以TI C66x系列为例）：

// L2 SRAM配置寄存器
// 假设总L2大小为1MB
// 配置为512KB SRAM + 512KB 缓存

L2CFG = 0x00000001;  // 设置L2为SRAM模式
L2SRAM_BASE = 0x00800000;  // SRAM起始地址
L2SRAM_SIZE = 0x00080000;  // 512KB

// 剩余512KB自动作为L2缓存
// 缓存参数使用默认值

2.5 内存保护单元（MPU）基础

MPU，说白了就是给内存访问加一把锁。在裸机开发中你可能觉得它多余，但在多任务系统或安全关键系统中，MPU是必不可少的。

MPU的核心功能：

• 区域划分：把内存空间分成若干区域，每个区域可以独立设置访问权限
• 权限控制：读、写、执行权限可以单独配置
• 异常处理：非法访问触发异常，防止程序跑飞

配置MPU时，我建议你遵循以下原则：

1. 代码区设置为只读+可执行
2. 数据区设置为读写+不可执行
3. 外设寄存器区设置为读写+不可执行
4. 堆栈区设置为读写+不可执行

2.6 知识体系总览

下面这张图，是我自己总结的片上存储器知识体系。你可以把它当作一个快速参考：

2.7 实战建议

最后，给你几个实战中的小建议：

• 先测量，后优化：用DSP的硬件性能计数器（如TI的PMU）测量缓存命中率，再针对性调整配置。
• 注意缓存一致性问题：多核系统中，一个核修改了L1D中的数据，另一个核可能读到旧值。解决方案包括：使用共享内存、手动刷写缓存行、或者把共享数据放到L2 SRAM。
• MPU不是摆设：即使你的系统只有单任务，也建议开启MPU。它能帮你快速定位指针越界、堆栈溢出等常见问题。