🔒 锁相环与频率合成器
设计实战
30章 从基础到前沿 · 完整体系
📘 友好色系
01
PLL概述
锁相环基本概念、应用领域（无线通信、时钟生成、频率合成）、PLL优缺点
02
PLL核心架构
三大基本模块：鉴相器PD、环路滤波器LF、压控振荡器VCO及其功能
03
鉴相器(PD)详解
乘法器鉴相器、异或门鉴相器、鉴频鉴相器(PFD)工作原理与对比
04
电荷泵(CP)与PFD
PFD+CP组合、死区问题及消除、电荷泵电流匹配
05
环路滤波器(LF)设计
无源/有源滤波器、一阶二阶、滤波器阶数与稳定性关系
06
VCO基础
LC-VCO与环形VCO拓扑、调谐范围、相位噪声
07
VCO设计实战
电感电容选择、交叉耦合对、尾电流源、调谐曲线仿真
08
分频器(Divider)设计
整数分频器(异步/同步)、多模分频器MMD、双模预分频器
09
PLL线性模型与传递函数
时域频域分析、开环/闭环传递函数、带宽与相位裕度
10
PLL稳定性分析
相位裕度、增益裕度、环路带宽与阻尼因子、稳定判据
11
PLL相位噪声基础
相位噪声定义、各模块噪声贡献、带内与带外噪声
12
PLL相位噪声建模与仿真
Cadence/ADS相位噪声仿真、噪声传递函数分析
13
整数N频率合成器
架构、工作原理、频率分辨率、参考杂散问题
14
小数N频率合成器
架构、Delta-Sigma调制器原理、量化噪声整形
15
Delta-Sigma调制器设计
MASH与单环结构、阶数选择、稳定性与噪声整形
16
小数N杂散抑制
量化噪声消除、DAC补偿、随机抖动注入
17
PLL锁定时间与频率切换
瞬态响应分析、锁定检测、自适应带宽技术
18
PLL参考杂散与电源噪声
参考杂散来源(失配、漏电)、电源抑制比PSRR优化
19
PLL电路设计流程
从规格定义到版图设计、仿真验证、典型设计案例
20
PLL版图设计技巧
模拟与数字分区、敏感信号屏蔽、电源去耦、匹配技术
21
PLL测试与测量
锁定时间、相位噪声、杂散测试、眼图与BER测试
22
全数字PLL(ADPLL)基础
TDC、数字环路滤波器、DCO、与模拟PLL对比
23
ADPLL设计实战
时间数字转换器(TDC)、数字滤波器实现、DCO设计
24
注入锁定PLL(IL-PLL)
注入锁定原理、分频与倍频、低抖动应用
25
时钟数据恢复(CDR)电路
PLL在CDR中的应用、相位插值器、Bang-Bang鉴相器
26
PLL在无线收发机中的应用
本振生成、调制解调、载波聚合
27
PLL在高速接口中的应用
SerDes时钟生成、Jitter清洗、时钟分配
28
PLL设计工具与脚本
Matlab/Python建模、Verilog-A行为级建模、仿真自动化
29
PLL设计实例
2.4GHz整数N频率合成器设计（从规格到仿真）
30
PLL前沿技术
亚采样PLL、双环路PLL、混合PLL、AI辅助PLL设计