4. 电荷泵(CP)与PFD：PFD+CP组合的工作原理、死区问题及消除方法、电荷泵电流匹配

好，咱们今天聊聊PFD和电荷泵这对黄金搭档。说实话，在锁相环里，这俩器件直接决定了整个环路的性能上限。我见过不少设计，VCO做得挺好，环路滤波器也算得准，结果栽在PFD+CP这一块——要么有死区，要么电流不匹配，最后相位噪声和杂散都压不下去。

4.1 PFD+CP组合的工作原理

先说说它们是怎么配合的。PFD（鉴频鉴相器）负责比较参考时钟和反馈时钟的相位差，输出两个数字信号：UP和DN。电荷泵呢，就是个受控电流源，根据UP和DN的信号来给环路滤波器充放电。

具体工作过程是这样的：

• 当反馈时钟相位滞后于参考时钟，PFD输出UP脉冲，DN保持低电平
• 电荷泵收到UP信号后，向环路滤波器注入电流，提高VCO控制电压
• 当反馈时钟相位超前于参考时钟，PFD输出DN脉冲，UP保持低电平
• 电荷泵收到DN信号后，从环路滤波器抽取电流，降低VCO控制电压
• 当两者相位锁定，UP和DN都输出很窄的脉冲（或者都不输出）

这里有个细节我提醒一下：UP和DN的脉冲宽度，其实就代表了相位误差的大小。相位差越大，脉冲越宽，电荷泵工作的时间越长，调整量也就越大。

4.2 死区问题及消除方法

死区，这玩意儿我当年踩过坑。什么叫死区？就是当相位差很小的时候，PFD输出的UP和DN脉冲太窄，窄到电荷泵来不及响应。结果就是——环路对微小相位误差没反应，锁相环的输出相位会随机抖动，相位噪声恶化。

为什么会这样？说白了，电荷泵的开关管需要时间开启和关闭。如果UP脉冲宽度小于这个开启时间，电流还没建立起来，脉冲就结束了。这时候电荷泵实际上没干活。

我在一个2.4GHz的频综项目里遇到过这个问题。锁相环锁定后，相位噪声在低频处有个明显的抬升，怎么调环路带宽都压不下去。后来一查，就是PFD死区导致的。

消除死区的方法，业界主流做法是：在PFD中插入延迟单元，强制UP和DN同时产生一个最小宽度的脉冲。即使相位差为零，UP和DN也会同时输出一个窄脉冲，让电荷泵的开关管每次都完全开启。

具体实现上：

• 在PFD的复位路径上加入几个反相器延迟
• 这个延迟时间要足够长，保证电荷泵开关管能完全开启
• 同时不能太长，否则会引入额外的噪声和功耗

加了延迟后，UP和DN在锁定时会同时输出等宽的脉冲。这时候电荷泵同时开启上下两个电流源，理论上净输出电流为零。但这里有个前提——上下电流源要匹配得好，否则就会有净电流注入环路滤波器，造成参考杂散。

4.3 电荷泵电流匹配

电流匹配，说白了就是让电荷泵的充电电流I_UP和放电电流I_DN尽可能相等。你想想看，如果I_UP = 100μA，I_DN = 95μA，那在锁定时，即使UP和DN脉冲等宽，每次开关周期也会净注入5μA的电荷。这会导致控制电压周期性波动，在VCO输出端产生参考杂散。

电流匹配的指标通常用失配率来表示：

失配率 = |I_UP - I_DN| / [(I_UP + I_DN) / 2] × 100%

好的设计一般要求失配率小于1%。我见过一些高性能设计，能做到0.1%以内。

影响电流匹配的因素主要有三个：

1. MOS管工艺偏差——不同晶圆、不同角落的管子阈值电压有差异
2. 输出共模电压变化——控制电压变化时，电流源的输出阻抗有限，导致电流变化
3. 沟道长度调制效应——V_DS变化引起电流变化

怎么改善匹配？我常用的方法：

• 使用共源共栅（Cascode）结构：提高输出阻抗，减小电压变化对电流的影响
• 增加过驱动电压：让电流源管工作在饱和区深处，减小V_th偏差的影响
• 采用大尺寸器件：减小随机失配，但要注意寄生电容
• 使用校准电路：通过DAC或修调来补偿失配

匹配改善方法	优点	缺点	我推荐的应用场景
Cascode结构	输出阻抗高，电压敏感度低	需要额外电压余量	低电压设计慎用
增大过驱动电压	匹配性好，实现简单	功耗增加	功耗不敏感的设计
大尺寸器件	随机失配小	寄生电容大，速度慢	低频PLL
校准电路	精度高，可调	面积大，设计复杂	高性能频综

嗯，关于PFD+CP这块，核心就是三件事：理解工作原理、消除死区、做好电流匹配。这三件事做好了，锁相环的底子就稳了。下一节咱们聊聊环路滤波器的设计，那又是另一门学问了。