3、鉴相器(PD)详解：乘法器鉴相器、异或门鉴相器、鉴频鉴相器(PFD)的工作原理与对比
鉴相器，说白了就是锁相环的「眼睛」。它负责比较输入信号和反馈信号的相位差，然后输出一个误差信号。这个误差信号经过环路滤波器处理后，再去控制VCO，最终让两个信号同步。
我这些年做PLL设计，发现很多新手容易在鉴相器选型上栽跟头。不同类型的鉴相器，性能差异很大。今天咱们就把三种最常见的鉴相器掰开揉碎了讲清楚。
3.1 乘法器鉴相器
乘法器鉴相器，也叫模拟鉴相器。它是最基础的一种，原理很简单——把两个信号相乘。
假设输入信号是：V_in = A·sin(ωt + θ_in)
反馈信号是：V_fb = B·cos(ωt + θ_fb)
相乘后得到：
V_out = (A·B/2)·[sin(θ_in - θ_fb) + sin(2ωt + θ_in + θ_fb)]
看到没？输出包含两部分：
- 直流分量：
(A·B/2)·sin(Δθ)，其中Δθ = θ_in - θ_fb - 二倍频分量：
(A·B/2)·sin(2ωt + ...)
环路滤波器会把二倍频分量滤掉，只留下直流分量去控制VCO。
关键特性：当Δθ很小时，sin(Δθ) ≈ Δθ，输出近似线性。但Δθ接近±90°时，输出会饱和。
我在项目中遇到过一个问题：乘法器鉴相器对输入信号的幅度很敏感。如果输入信号幅度不稳定，鉴相增益就会跟着变，环路特性也会漂移。所以用乘法器鉴相器时，前面最好加一级限幅放大器。
个人经验：乘法器鉴相器适合用在窄带PLL中，或者对相位噪声要求不高的场合。它的优点是结构简单，缺点是捕获范围小，只有±90°。
3.2 异或门鉴相器
异或门鉴相器是数字电路里最常用的。它用异或门比较两个方波的相位差。
工作原理很简单：
- 两个输入都是方波信号
- 异或门输出高电平的时间，等于两个信号相位差对应的时间
- 输出经过低通滤波后，得到平均电压
举个例子：如果两个信号相位差为0°，异或门输出始终为0；相位差为180°，输出始终为1；相位差为90°，输出占空比50%，平均电压为VDD/2。
传递函数：输出平均电压与相位差呈线性关系，范围是0°到180°。鉴相增益K_pd = VDD / (2π)。
嗯，这里要注意：异或门鉴相器要求两个输入信号的占空比都是50%。如果占空比不是50%，鉴相特性会偏移。我曾经吃过这个亏——用了一个占空比45%的时钟信号，结果锁相环锁定在了错误的相位上。
避坑指南：异或门鉴相器的捕获范围是0°到180°，但锁定点通常在90°。这意味着输入信号和反馈信号会有90°的固定相位偏移。有些应用场景不允许这个偏移，那就得用其他类型的鉴相器。
3.3 鉴频鉴相器(PFD)
PFD是三种鉴相器里功能最强的。它不仅能鉴相，还能鉴频。说白了，就是当频率差太大时，它能先帮你把频率拉近，然后再进行相位锁定。
PFD通常由两个D触发器和一些逻辑门构成。它的状态机有三个状态：
- UP状态：参考信号领先反馈信号，输出UP脉冲
- DOWN状态：反馈信号领先参考信号，输出DOWN脉冲
- IDLE状态：两个信号对齐，无输出
我习惯用三态PFD，因为它没有死区问题。死区是什么？就是当相位差很小时，PFD来不及响应，输出脉冲宽度太窄，电荷泵充放电不完全。这会导致锁定点附近有抖动。
PFD的传递函数：输出平均电流与相位差呈线性关系，范围是-2π到+2π。鉴相增益K_pd = I_CP / (2π)，其中I_CP是电荷泵电流。
PFD最大的优势是捕获范围大。理论上，只要输入频率在VCO的调谐范围内，PFD总能把它拉回来。你想想看，乘法器鉴相器只能捕获±90°，异或门只能捕获180°，而PFD可以捕获±360°甚至更大。
个人建议：做频率合成器时，优先选PFD。特别是需要快速锁定或者频率跳变的应用，PFD是唯一的选择。不过PFD也有缺点——它会产生参考杂散，因为电荷泵的充放电脉冲会耦合到VCO控制电压上。
3.4 三种鉴相器的对比
我把三种鉴相器的关键参数整理成了表格，方便你对比：
| 参数 | 乘法器鉴相器 | 异或门鉴相器 | 鉴频鉴相器(PFD) |
|---|---|---|---|
| 输入信号类型 | 模拟正弦波 | 数字方波 | 数字方波 |
| 捕获范围 | ±90° | 0°~180° | ±360° |
| 鉴频能力 | 无 | 无 | 有 |
| 锁定相位偏移 | 90° | 90° | 0° |
| 对占空比敏感度 | 不敏感 | 敏感 | 不敏感 |
| 参考杂散 | 低 | 中 | 高 |
| 实现复杂度 | 低 | 低 | 中 |
从表格能看出来，PFD在捕获范围和鉴频能力上完胜，但代价是参考杂散更大。乘法器鉴相器虽然捕获范围小，但杂散性能好，适合对频谱纯度要求高的应用。
选型建议：
- 做整数分频频率合成器 → 用PFD
- 做窄带锁相环（比如时钟恢复）→ 用异或门或乘法器
- 做低杂散应用（比如射频本振）→ 考虑乘法器鉴相器+窄带环路
最后说一句：实际项目中，PFD用得最多。我做过十几个PLL芯片，几乎全是PFD架构。但如果你做的是超低相位噪声的微波频率源，乘法器鉴相器反而更合适。具体选哪个，得看你的系统指标。