📘 先进工艺 · 后端挑战
30 章节 · 卡片目录
01
FinFET与GAA晶体管原理
FinFET结构
GAAFET结构
鳍片效应
短沟道效应
漏电流机制
02
先进工艺互连挑战
RC延迟
铜互连
低k介质
TSV技术
中间层互连
03
光刻与分辨率增强技术
193nm浸没式光刻
EUV光刻
OPC
SRAF
多重图形技术
04
工艺角与统计建模
工艺角定义
全局/局部变化
蒙特卡洛分析
统计静态时序分析
05
寄生参数提取
RC提取原理
场求解器
耦合电容
寄生电阻
提取文件格式
06
时序约束与SDC
时钟定义
输入输出延迟
虚假路径
多周期路径
时序例外
07
时钟树综合
时钟树结构
时钟偏差
时钟抖动
时钟功耗
时钟网格
08
先进布线技术
布线资源
布线拥塞
布线层分配
布线优化
布线规则
09
电源网络设计
IR压降
电迁移
电源网格
去耦电容
电源完整性分析
10
静态时序分析
建立时间
保持时间
时序路径
时序报告
时序收敛
11
信号完整性
串扰
噪声容限
信号反射
传输线效应
屏蔽技术
12
功耗分析与优化
动态功耗
静态功耗
功耗估算
低功耗技术
多电压域
13
物理验证
DRC
LVS
天线效应
密度检查
可制造性设计
14
可测试性设计
扫描链
边界扫描
BIST
测试覆盖率
ATPG
15
先进封装技术
2.5D封装
3D封装
硅通孔
微凸点
异构集成
16
设计规则与工艺约束
最小间距
最小宽度
通孔规则
金属密度
层次规则
17
标准单元库
单元结构
时序模型
功耗模型
噪声模型
库特征化
18
存储器设计
SRAM单元
ROM
寄存器文件
存储器编译器
冗余修复
19
I/O设计
I/O结构
ESD保护
I/O时序
I/O功耗
高速接口
20
模拟与混合信号设计
模拟布局
匹配技术
隔离技术
噪声耦合
混合信号验证
21
版图设计技术
版图规划
模块布局
电源规划
时钟规划
I/O规划
22
层次化设计
模块划分
顶层集成
黑盒模型
抽象层次
设计复用
23
ECO与设计变更
功能ECO
时序ECO
金属ECO
ECO流程
ECO验证
24
可靠性设计
热效应
电迁移
应力迁移
辐射效应
老化效应
25
低功耗设计技术
时钟门控
电源门控
多阈值电压
动态电压频率调整
体偏置
26
先进工艺的DFM
光刻友好设计
CMP友好设计
通孔优化
冗余通孔
工艺窗口
27
机器学习在后端设计中的应用
布局优化
布线预测
时序预测
功耗预测
设计空间探索
28
云原生EDA流程
云计算基础
分布式仿真
弹性资源管理
数据安全
成本优化
29
先进工艺的ESD设计
ESD事件
ESD器件
ESD网络
全芯片ESD
CDM
30
未来工艺趋势
1nm及以下
CFET
2D材料
量子计算
神经形态计算