一、FinFET与GAA晶体管原理

各位好，我是老张。在芯片后端这行摸爬滚打了十几年，今天咱们来聊聊先进工艺节点最核心的东西——晶体管结构。说实话，从平面晶体管到FinFET，再到现在的GAA，这变化真不小。我刚开始做后端时，用的还是65nm平面工艺，那时候哪有什么鳍片的概念。现在倒好，7nm、5nm甚至3nm都来了，不搞清楚这些结构，你连时序收敛都做不了。

FinFET结构：从平面到立体的跨越

FinFET，说白了就是鳍式场效应晶体管。为什么叫「鳍」？你想想看，它长得就像鱼鳍一样，从硅基板上竖起来。传统的平面晶体管，栅极只控制沟道的一面。而FinFET的栅极包裹着鳍片的三个面——顶面和两个侧面。

这样做的好处很明显：栅极对沟道的控制力更强了。我在一个16nm的项目中遇到过，同样的电压下，FinFET的漏电流比平面晶体管低了两个数量级。嗯，这里要注意，控制力强意味着你可以把晶体管做得更小，同时还能保持不错的开关特性。

GAAFET结构：下一代的选择

GAAFET，全环绕栅极晶体管。这玩意儿比FinFET更进一步。栅极不再只是包裹三个面，而是把沟道完全包围起来。沟道做成了纳米片或者纳米线的形状，栅极像套圈一样套在上面。

为什么会这样？因为到了3nm以下，FinFET的鳍片太细了，栅极控制力开始不够用。我去年参与了一个2nm的预研项目，用的就是GAA结构。说实话，刚开始看版图时真不习惯，纳米片的堆叠方式跟鳍片完全不一样。

GAAFET的优势在于：

• 更好的短沟道效应抑制
• 更低的漏电流
• 更高的驱动电流
• 更灵活的设计空间

鳍片效应：不是越多越好

鳍片效应，这是个挺有意思的话题。在FinFET工艺中，晶体管的宽度不是连续可调的，而是以鳍片为单位。你想要更宽的晶体管？那就多加几根鳍片。但问题是，鳍片之间会有耦合效应。

我记得有个项目，标准单元库里同一个逻辑门提供了多种鳍片数的版本：1鳍、2鳍、3鳍。设计团队一开始全用了3鳍的，觉得驱动能力强。结果呢？面积爆了，功耗也上去了。后来我建议他们，关键路径用3鳍，非关键路径用1鳍或2鳍，这才把面积压下来。

鳍片效应的几个要点：

1. 鳍片数决定晶体管的等效宽度
2. 多鳍片结构会增加栅极电容
3. 鳍片间距影响工艺良率
4. 不同鳍片数的器件，阈值电压可能有差异

短沟道效应：尺寸缩小的代价

晶体管越做越小，沟道长度越来越短，问题就来了。短沟道效应，说白了就是沟道太短，源漏之间的电场太强，栅极控制不住了。

常见的短沟道效应包括：

效应名称	表现	影响
DIBL（漏致势垒降低）	漏电压升高导致阈值电压下降	漏电流增大
速度饱和	载流子速度达到极限	驱动电流受限
热载流子效应	高能载流子注入栅氧化层	器件老化加速
穿通效应	源漏直接导通	器件失效

FinFET和GAAFET之所以能延续摩尔定律，很大程度上就是因为它们能更好地抑制短沟道效应。你想想看，栅极包裹得越严实，对沟道的控制力就越强，短沟道效应自然就弱了。

漏电流机制：静态功耗的元凶

漏电流，这是先进工艺节点后端设计绕不开的坎。晶体管关断时，理论上应该没有电流流过。但实际上，各种漏电路径让静态功耗居高不下。

主要的漏电流机制有：

• 亚阈值漏电流：栅电压低于阈值时，沟道并未完全关断。这是最主要的漏电来源。
• 栅极漏电流：栅氧化层太薄，电子直接隧穿过去。FinFET的栅氧化层只有1-2nm，这漏电不小。
• 栅极感应漏电流：栅极电场在漏端附近感应出的漏电流。
• 结漏电流：源漏与衬底之间的PN结反向漏电。

我个人的习惯是，在做功耗分析时，先把亚阈值漏电流算准。因为这部分占比最大，而且随温度变化剧烈。温度每升高10度，亚阈值漏电流差不多翻一倍。你想想看，芯片跑起来温度升到85度，漏电比25度时大了多少倍？

好了，关于FinFET和GAA晶体管的基本原理，咱们就聊到这儿。下一章我会讲讲这些结构对后端设计流程的具体影响，特别是布局布线阶段要注意什么。有什么问题，欢迎随时交流。