第2章先进工艺互连挑战

先进工艺互连挑战：RC延迟、铜互连、低k介质、TSV技术、中间层互连

各位做后端的朋友，咱们今天聊聊互连。说实话，互连这块儿，是先进工艺里最让人头疼的问题之一。我刚开始接触7nm项目时，真没想到一根小小的金属线能搞出这么多名堂。你想想看，晶体管越做越小，速度越来越快，结果呢？连线成了瓶颈。

RC延迟，说白了就是电阻和电容的乘积。线越长，电阻越大；线越密，耦合电容越高。延迟自然就上去了。

我记得有个项目，做的是高性能计算芯片。后端跑完后，时序分析发现一条关键路径总是过不了。查了半天，不是门延迟的问题，是两根长平行线之间的耦合电容太大。信号翻转时，互相串扰，延迟直接飙了30%。

核心公式： τ = R × C

其中R是导线电阻，C是寄生电容。在先进工艺下，线宽变细，电阻增大；线间距缩小，电容增加。两者叠加，延迟增长比晶体管速度提升快得多。

怎么应对？我个人的习惯是，在floorplan阶段就要考虑互连拓扑。关键路径的走线，尽量短，尽量走高层金属。高层金属电阻小，延迟低。另外，插入中继器（repeater）也是个办法。把长线分段，每段插个buffer，能把二次方关系变成线性关系。

避坑指南： 我曾经在一个28nm项目中，为了省面积，把关键路径的线全部挤在低层金属走。结果时序收敛花了三周。后来学乖了，关键路径一律走高层，哪怕绕点路都行。

早年间大家都用铝互连。铝便宜，工艺成熟。但到了0.13微米以下，铝的电阻率太高，电迁移问题严重。铜就登场了。

铜的电阻率比铝低40%左右。同样的线宽，铜的RC延迟小很多。而且铜的抗电迁移能力比铝强。但铜也有麻烦——它容易扩散到硅和二氧化硅里，造成器件失效。

所以铜互连需要加阻挡层。一般是钽（Ta）或氮化钽（TaN）。这层东西很薄，大概几纳米。但阻挡层本身有电阻，会抵消一部分铜的优势。

嗯，这里要注意。铜互连的制造工艺是Damascene（大马士革）工艺。先刻出沟槽，再沉积铜，最后CMP磨平。不是传统的刻蚀金属。这个工艺对CMP的要求极高，磨不平就会出短路或断路。

RC延迟里，C是寄生电容。降低电容，最直接的办法就是用低介电常数的介质材料。传统二氧化硅的k值约3.9。低k材料可以做到2.5甚至更低。

但低k材料有个通病——机械强度差。我做过一个项目，用的是SiCOH（碳氧化硅）介质，k值2.7。CMP时压力稍微大一点，介质就开裂了。良率直接掉了5个点。

后来怎么解决的？我们调整了CMP的研磨液配方，降低了压力，增加了化学作用比例。另外，在低k介质上面加了一层薄的硬掩模，保护它不被机械损伤。

警告： 低k材料的另一个问题是热稳定性。有些多孔低k材料，在后续工艺的高温步骤中会收缩或释放气体。这会导致金属线应力变化，甚至断裂。选材时一定要看热预算。

还有一点，低k材料的刻蚀选择性差。刻蚀通孔时，容易刻穿介质层，造成漏电。我建议在刻蚀配方里多加一些钝化气体，保护侧壁。

TSV，全称Through Silicon Via，硅通孔。说白了就是在硅片上打孔，填上导电材料，把上下两层芯片连起来。

为什么要用TSV？因为二维缩放快到头了。你想想看，芯片面积越做越大，连线越来越长，延迟和功耗都受不了。三维堆叠，把不同功能的芯片叠在一起，用TSV垂直互联，连线长度能缩短一个数量级。

TSV的制造流程大致是：先刻孔，再沉积绝缘层（一般是SiO₂），然后加阻挡层和种子层，最后电镀填充铜。填充是关键。如果填不满，会有空洞，电阻增大，可靠性下降。

// TSV典型参数示例
TSV直径：5-10 μm
TSV深度：50-100 μm
深宽比：10:1 到 20:1
绝缘层厚度：0.1-0.5 μm
填充材料：铜（主流）或多晶硅

我个人觉得，TSV最大的挑战是热应力。硅和铜的热膨胀系数不同。芯片工作时发热，铜膨胀比硅厉害，会产生应力。应力大了，可能把硅片撑裂，或者导致TSV周围的晶体管性能漂移。

我记得有个3D存储器项目，TSV周围的保持时间总是测不过。后来分析发现，是热应力导致附近晶体管的阈值电压偏移了。解决办法是在TSV周围加一圈应力缓冲环，或者调整TSV的间距。

中间层互连，也叫Interposer。它是一块硅中介层，上面布满了金属连线。多个芯片（比如CPU、GPU、HBM）贴在这个中介层上，通过微凸点（micro-bump）和TSV实现互连。

中间层的好处是，它不需要像芯片那样追求极致线宽。可以用相对宽松的规则布线，降低成本和难度。同时，它提供了比PCB高得多的互连密度。

但中间层也有坑。一个是信号完整性。中间层的走线很长，而且穿过多个TSV和微凸点，阻抗不连续点很多。高速信号容易反射和衰减。

另一个是散热。中间层本身不发热，但它把多个热源挤在一起。热量散不出去，芯片温度升高，漏电增大，性能下降。

我的经验： 做中间层设计时，一定要做热仿真。我曾经遇到一个项目，中间层上放了四个HBM和一个GPU。仿真发现GPU正下方的温度高达105°C。后来我们在中间层里加了热通孔（thermal TSV），把热量导到背面散热片，温度降到了85°C。

总结一下，先进工艺的互连挑战，说白了就是如何在更小的尺寸、更高的密度下，控制延迟、保证可靠性、管理热和应力。没有银弹，每个项目都得根据具体需求权衡。你想想看，从铝到铜，从二氧化硅到低k，从二维到三维，每一步都是妥协和创新的结果。

好了，这一章就聊到这儿。下一章咱们讲讲时钟树综合，那也是个让人又爱又恨的活儿。