第一章：半导体制造基础

各位同学，大家好。我是你们这门课的主讲。今天咱们聊聊半导体制造的基础——晶圆制备、光刻、刻蚀、薄膜沉积、还有掺杂。这些听起来像一堆名词，但说白了，它们就是芯片从沙子到成品的全部流程。

我刚开始接触这行时，也觉得这些工艺离我挺远。直到有一次在Fab里盯着监控屏幕，看着一片晶圆在光刻机里曝光，我才意识到——嗯，这玩意儿真不是闹着玩的。每一道工序，都直接决定了良率。

1.1 晶圆制备：从沙子到硅片

晶圆制备，说白了就是把沙子变成一片片光滑的硅片。你想想看，沙子里的二氧化硅，经过还原、提纯、拉晶，最后切成薄片。这个过程，我习惯叫它“从土里刨食”。

我个人习惯把晶圆制备分成三步：

• 提纯：把沙子变成多晶硅，纯度要到99.9999999%以上。九个9，少一个都不行。
• 拉晶：用直拉法或区熔法，把多晶硅拉成单晶硅棒。我记得第一次在工厂里看到拉晶炉，那温度高得吓人，硅棒慢慢拉出来，像一根银色的冰棍。
• 切片与抛光：把硅棒切成薄片，再抛光到镜面一样。厚度要控制在几百微米，误差不能超过几微米。

1.2 光刻工艺：芯片的“印刷术”

光刻，说白了就是给晶圆“照相”。把设计好的电路图案，通过掩模版投影到晶圆表面的光刻胶上。你想想看，这就像用模板在墙上喷漆，只不过精度要到纳米级。

光刻的流程大致是这样：

1. 涂胶：在晶圆表面均匀涂上一层光刻胶。厚度要精确控制，太厚了曝光不透，太薄了刻蚀时扛不住。
2. 曝光：用紫外光或极紫外光，通过掩模版照射光刻胶。曝光时间要算得死死的，多一秒少一秒都不行。
3. 显影：把曝光后的晶圆泡在显影液里，把被光照到的部分（或没照到的部分）溶解掉，留下图案。

光刻的精度，取决于光源波长。波长越短，能刻出的线条越细。现在最先进的EUV光刻，波长只有13.5纳米，能做出几纳米的线宽。你想想看，这比病毒还小。

1.3 刻蚀工艺：把不要的去掉

光刻完了，晶圆表面有了光刻胶图案。接下来要做的，就是把没有被光刻胶保护的地方，用化学或物理方法去掉。这就是刻蚀。

刻蚀分两种：

• 湿法刻蚀：用化学溶液浸泡晶圆，把暴露的材料溶解掉。优点是便宜、简单，但缺点是各向同性，会横向腐蚀，精度不够。
• 干法刻蚀：用等离子体轰击晶圆表面，把材料溅射掉。优点是各向异性，可以刻出垂直的侧壁，精度高。我习惯用干法刻蚀做关键层，湿法刻蚀做非关键层。

我记得有一次，干法刻蚀机的气体流量没调好，导致刻蚀速率忽快忽慢。结果晶圆上的沟槽深度不一致，后面填充金属时全短路了。嗯，那次教训让我记住了——刻蚀机的参数，每次开机前都要重新校准。

1.4 薄膜沉积：一层一层往上堆

芯片不是一层就完事的。它需要很多层，比如绝缘层、导电层、阻挡层。这些层，都是通过薄膜沉积工艺做出来的。

薄膜沉积主要有两种方法：

方法	原理	优点	缺点
化学气相沉积（CVD）	气体在晶圆表面发生化学反应，生成固态薄膜	均匀性好，适合大面积沉积	温度高，可能影响下层材料
物理气相沉积（PVD）	用物理方法（如溅射）把靶材原子打到晶圆上	温度低，适合金属沉积	台阶覆盖性差，深孔里容易断

我个人习惯，做氧化硅层时用CVD，做金属层时用PVD。但要注意，PVD在深孔里的覆盖能力有限。我遇到过一个问题：一个深宽比很大的通孔，PVD沉积的铜在孔底只有薄薄一层，电流一过就烧断了。后来我改用CVD做种子层，再用电镀填满，问题才解决。

1.5 掺杂工艺：给硅“加料”

纯硅是不导电的。要让硅导电，得往里面掺入杂质。比如掺磷（P）变成N型，掺硼（B）变成P型。这个过程，就叫掺杂。

掺杂有两种主流方法：

• 扩散：把晶圆放在高温炉管里，通入掺杂气体。杂质原子会从表面扩散到硅内部。优点是简单，缺点是温度高、精度低。
• 离子注入：用加速器把杂质离子轰进硅里。优点是精度高，可以控制掺杂深度和浓度。缺点是设备贵，还会造成晶格损伤。

你想想看，离子注入就像用机关枪打靶。离子打进去，会撞坏硅的晶格结构。所以注入后必须做退火——把晶圆加热到高温，让晶格恢复，同时激活杂质原子。

好了，以上就是半导体制造的五道基础工艺。你想想看，从沙子到晶圆，从光刻到刻蚀，从薄膜到掺杂，每一步都环环相扣。哪一步出了问题，良率都会受影响。下一章，咱们聊聊良率建模的核心——缺陷分析与统计。