2. 传输线理论：传输线模型、特性阻抗、反射与终端匹配
各位同学，咱们今天聊聊传输线。说实话，我刚入行那会儿，觉得传输线就是个玄学。不就是一根导线嘛，能有多复杂？直到我在一个DDR3项目上吃了大亏——板子跑不起来，波形惨不忍睹。后来一查，就是传输线效应没处理好。嗯，从那以后，我再也不敢小看它了。
2.1 传输线模型：从集总到分布
先问大家一个问题：什么时候一根导线不再是导线？
答案是：当它的物理长度和信号上升沿对应的空间长度可比时。说白了，就是信号在线上传播需要时间了，你不能再用一个简单的电阻或电容去近似它。
咱们来看一个典型的传输线模型。它由四个基本元件组成：
- R（电阻）：导线的导体损耗，直流和交流都有
- L（电感）：电流变化产生的磁场效应
- C（电容）：两根导线之间的电场耦合
- G（电导）：介质材料的漏电损耗
这些元件不是集中在一个点上，而是沿着整条线均匀分布。所以叫“分布参数模型”。
重要判断标准：当信号上升时间 tr 小于 2倍的传输延迟 td 时，就必须用传输线模型来分析。公式很简单：
tr < 2 × td
举个例子，如果信号上升沿是1ns，走线延迟超过0.5ns，那就得小心了。
我在一个FPGA项目中遇到过这种情况。当时用的Spartan-6，时钟频率不高，但走线特别长。我习惯性地用集总模型去仿真，结果实测完全对不上。后来换成传输线模型，波形才吻合。这个教训让我记住了：别偷懒，该用传输线模型时就得用。
2.2 特性阻抗：传输线的“身份证”
特性阻抗，符号 Z0，单位是欧姆。它是传输线最重要的参数。
你想想看，信号在线上走，每到一个点，它看到的“瞬时阻抗”就是特性阻抗。这个值只取决于线的几何结构和材料，跟线长没关系。
计算公式：
Z0 = sqrt( (R + jωL) / (G + jωC) )对于理想无损耗线（R=0, G=0），简化为：
Z0 = sqrt(L / C)常见的PCB走线特性阻抗：
| 走线类型 | 典型Z0值 | 应用场景 |
|---|---|---|
| 微带线（表层） | 50Ω ± 10% | 单端信号，RF，时钟 |
| 带状线（内层） | 50Ω ± 10% | 高速数字信号，DDR |
| 差分对 | 100Ω ± 10% | USB, HDMI, PCIe |
| 共面波导 | 50Ω 或 75Ω | RF，天线馈线 |
个人经验：我建议大家在PCB设计阶段，就要求板厂提供阻抗测试报告。别等到板子回来了再测，那时候改都来不及。我曾经吃过这个亏，一批板子阻抗偏了15%，信号质量一塌糊涂。
2.3 反射：信号的回声
反射是怎么来的？很简单——阻抗不连续。
信号在传输线上走，突然遇到一个阻抗变化的地方，比如从50Ω变成75Ω。这时候，一部分能量继续往前走，另一部分被反射回来。反射回来的信号叠加在原信号上，就会造成过冲、下冲、振铃。
反射系数 Γ 的计算：
Γ = (Z_load - Z0) / (Z_load + Z0)几种极端情况：
- 开路：Z_load = ∞，Γ = 1，全反射，电压加倍
- 短路：Z_load = 0，Γ = -1，全反射，电压反相
- 匹配：Z_load = Z0，Γ = 0，无反射
为什么会这样？你想想看，信号就像一个人跑在一条路上。路突然变窄了，他得调整步伐；路突然变宽了，他得减速。反射就是这种“调整”产生的波动。
避坑指南：我曾经在一个DDR3项目中，发现地址线的振铃特别严重。查了半天，发现是走线经过了一个过孔，阻抗从50Ω跳到了65Ω。就这一个过孔，让整个系统的时序裕量减少了30%。从那以后，我对过孔的设计就格外小心。
2.4 终端匹配：给信号一个“好归宿”
既然反射是因为阻抗不匹配，那解决办法就是——匹配。
常见的终端匹配方式有几种：
2.4.1 并联终端匹配
在接收端，对地接一个电阻，阻值等于Z0。这样信号到了终点，看到的就是Z0，没有反射。
// 以50Ω传输线为例
// 接收端对地接一个50Ω电阻
R_term = Z0 = 50Ω优点：简单，效果好。缺点：直流功耗大，信号摆幅会降低一半。
2.4.2 串联终端匹配
在发送端，串一个电阻，阻值等于Z0减去驱动器的输出阻抗。这样从源端看进去，总阻抗等于Z0。
// 假设驱动器输出阻抗为10Ω
// 传输线Z0 = 50Ω
R_series = Z0 - R_driver = 50 - 10 = 40Ω优点：无直流功耗。缺点：信号上升沿会变慢，适合点对点连接。
2.4.3 AC终端匹配
在接收端，串联一个电容再对地接电阻。电容隔直，电阻匹配。
// 电容值选择
// 一般取 C > 10 × td / Z0
// 假设 td = 1ns, Z0 = 50Ω
C > 10 × 1e-9 / 50 = 200pF优点：无直流功耗，适合差分信号。缺点：电容会引入额外的延迟。
我的建议：对于FPGA设计，我一般优先用串联匹配。因为FPGA的IO口输出阻抗通常可以调节，配合外部串联电阻，很容易做到匹配。而且没有直流功耗，对功耗敏感的设计很友好。
2.5 实战中的注意事项
好了，理论讲完了。咱们聊聊实战中容易踩的坑。
- 过孔：每个过孔都是一个阻抗不连续点。我建议高速信号尽量少打过孔，实在要打，就加回流地过孔。
- 拐角：直角走线会引入额外的电容，造成阻抗突变。用45度角或圆弧过渡。
- 分支：T型分支是反射的重灾区。能用菊花链就别用T型。
- 连接器：连接器的阻抗通常和PCB不匹配。选型时要看连接器的阻抗指标。
小技巧：我在做仿真时，习惯先用TDR（时域反射计）看一下整条链路的阻抗分布。哪里阻抗变了，一目了然。比光靠眼睛看走线靠谱多了。
最后说一句：传输线理论不是死记硬背的公式，它是你设计高速电路时的“直觉”。当你看到一根走线，能大概判断出它的阻抗、延迟、反射情况，那你就真正入门了。
下一章咱们聊串扰和地弹，这两个问题在FPGA设计中也很常见。到时候我会分享一个我踩过的“地弹大坑”，保证让你印象深刻。