📷 MIPI CSI 接收实战
FPGA 进阶
⚡ 30 章 · 从入门到项目
01
MIPI CSI概览
MIPI联盟
CSI协议族
D-PHY
C-PHY
嵌入式应用
02
D-PHY物理层详解
高速/低功耗
差分/单端
时钟/数据通道
Lane结构
电平标准
03
D-PHY电气特性
HS-TX/RX
LP-TX/RX
阻抗匹配
偏置电压
眼图/信号完整性
04
D-PHY协议层
SoT/EoT
高速数据传输
LP/ULPS
Escape模式
Turnaround
05
CSI-2协议层概述
分层架构
像素/字节打包
长包/短包
数据类型DT
虚拟通道VC
06
CSI-2包格式详解
短包8字节
长包结构
ECC/CRC
包头解析
07
CSI-2数据类型
RAW6~16
RGB888/565
YUV420/422
JPEG
User Defined
08
CSI-2帧格式
帧起始FS
帧结束FE
行起始LS
行结束LE
帧/行组织
09
FPGA选型与资源评估
LUT/FF/BRAM/DSP
高速收发器
时钟资源
主流厂商方案
10
硬件设计要点
PCB布局
差分对布线
阻抗控制
去耦电容
连接器/参考时钟
11
开发环境搭建
Vivado/Quartus
IP核管理
仿真配置
ILA/SignalTap
12
MIPI D-PHY IP核介绍
Xilinx D-PHY
Intel D-PHY
第三方IP
开源方案
13
D-PHY IP核配置实战
参数设置
时钟配置
Lane配置
模式选择
生成输出
14
D-PHY IP核例化与接口
顶层例化
AXI-Lite配置
视频数据接口
状态信号
15
CSI-2接收控制器设计(一)
状态机
包头检测
ECC校验
包类型解析
16
CSI-2接收控制器设计(二)
数据解包
字节对齐
虚拟通道分离
数据类型解析
17
CSI-2接收控制器设计(三)
CRC校验
错误处理
重传请求
18
像素重组模块设计
RAW重组
RGB转换
YUV转换
字节序处理
19
时钟域同步与跨时钟域
多时钟域
异步FIFO
握手协议
同步器
20
视频帧缓存设计
行缓存Line Buffer
帧缓存Frame Buffer
DDR控制器
AXI4-Stream
21
调试与验证方法
仿真激励
波形分析
ILA触发
常见错误排查
22
上板调试实战
硬件连接检查
时钟测量
Lane状态监控
数据抓取/眼图
23
性能优化
吞吐量计算
延迟优化
资源优化
功耗/时序收敛
24
多Lane聚合设计
2/4-Lane配置
Lane分配
数据交错/解交错
同步
25
虚拟通道管理
多摄像头支持
VC路由
VC优先级
带宽分配
26
高级特性
帧率控制
触发模式
HDR支持
RAW域/ISP接口
27
开源方案分析
Digilent MIPI
OpenMIPI
社区资源
优缺点对比
28
实战项目一：单摄像头RAW采集
OV5640
IMX219
RAW数据采集
29
实战项目二：双摄像头同步采集
双摄同步
帧同步
数据融合
30
实战项目三：MIPI转HDMI显示
FPGA桥接
MIPI转HDMI
显示通路