3、D-PHY电气特性：HS-TX与HS-RX、LP-TX与LP-RX、阻抗匹配、偏置电压、眼图与信号完整性
好，咱们今天聊点硬核的——D-PHY的电气特性。说实话，很多做FPGA的同学一开始都容易忽略这部分，觉得只要把逻辑写对就行了。但我在实际项目中吃过不少亏，有一次板子都调通了，结果换了一根长一点的FPC排线，图像就开始出现花屏。嗯，从那以后，我再也不敢轻视电气特性了。
3.1 HS-TX与HS-RX：高速模式下的“推拉”艺术
D-PHY在高速模式下，用的是差分信号传输。说白了，就是两根线（Dp和Dn）互相配合，一个推电流出去，一个拉电流回来。
HS-TX（高速发送器）：
- 输出差分电压典型值：200mV（单端100mV）
- 共模电压：200mV（相对于地）
- 驱动方式：电流模式逻辑（CML）
HS-RX（高速接收器）：
- 差分输入阈值：±50mV（即差分信号超过50mV就认为是有效电平）
- 输入共模范围：70mV ~ 330mV
- 终端电阻：100Ω（跨接在Dp和Dn之间）
关键点：HS-TX输出的差分摆幅只有200mV，但速率能跑到2.5Gbps甚至更高。为什么能这么低？因为差分信号抗共模噪声能力强，而且接收端有100Ω终端匹配，信号反射小。
我个人习惯在设计PCB时，把HS差分对的走线长度控制在±5mil以内。你想想看，在2.5Gbps速率下，一个UI（单位间隔）才400ps，走线差个5mm，时序就偏了十几ps，眼图立马就塌了。
3.2 LP-TX与LP-RX：低速模式下的“电压摆幅”
低速模式（LP）主要用于控制信号的传输，比如初始化、进入高速模式前的握手等。它的电气特性跟HS完全不一样。
LP-TX（低速发送器）：
- 输出高电平：1.2V（典型值，范围1.1V~1.3V）
- 输出低电平：0V（接近地）
- 驱动方式：推挽输出（CMOS电平）
- 输出阻抗：约40~60Ω
LP-RX（低速接收器）：
- 输入高电平阈值：>880mV
- 输入低电平阈值：<550mV
- 迟滞：约200mV（防止噪声误触发）
我的经验：LP模式下，Dp和Dn是独立工作的，不是差分对。Dp高、Dn低表示“0”，Dp低、Dn高表示“1”。但进入HS模式后，它们就变成差分对了。这个切换过程，我建议用状态机严格管理，否则容易出“模式冲突”。
3.3 阻抗匹配：信号完整性的“命门”
阻抗匹配这件事，我在一个项目里栽过跟头。当时用的是某款国产FPGA，MIPI接口的HS接收端内部已经集成了100Ω终端电阻，但我没注意PCB走线的特性阻抗，结果走线阻抗只有85Ω。信号反射严重，眼图几乎闭合。
阻抗匹配的核心要求：
| 参数 | 要求 | 说明 |
|---|---|---|
| 差分阻抗 | 100Ω ±10% | HS模式下Dp-Dn之间 |
| 单端阻抗 | 50Ω ±10% | LP模式下对地 |
| 终端电阻 | 100Ω（接收端） | 通常集成在PHY内部 |
为什么差分阻抗要100Ω？因为MIPI联盟就是这么规定的。你想想看，如果阻抗不匹配，信号到了接收端就会反射回去，跟后面的信号叠加，眼图就乱了。
避坑指南：我曾经遇到过PCB厂家反馈说“差分阻抗做不了100Ω，只能做90Ω”。这时候千万别妥协！要么换板材，要么调整线宽线距。90Ω和100Ω的反射系数虽然只有5%，但在2.5Gbps下，这5%的反射足以让眼图高度从200mV降到150mV。
3.4 偏置电压：HS模式的“地基”
HS模式下，Dp和Dn的共模电压（偏置电压）是200mV。这个电压由发送端提供，接收端不需要额外偏置。
偏置电压的作用：
- 让差分信号在接收端有合适的直流工作点
- 保证接收端差分放大器工作在线性区
- 配合100Ω终端电阻，形成完整的信号回路
我记得有一次调试，发现眼图的下眼睑总是塌陷。查了半天，发现是发送端的偏置电压只有180mV，低于规范要求。调整了电源后，眼图立马变好了。所以，偏置电压的精度很重要，一般要求±10%以内。
3.5 眼图与信号完整性：最终检验标准
眼图，说白了就是把很多个比特的波形叠加在一起，看信号质量。一个好的眼图，应该像一只睁开的眼睛——上下对称、中间开阔、没有毛刺。
眼图的关键指标：
| 指标 | MIPI D-PHY要求 | 我的经验值 |
|---|---|---|
| 眼高 | >140mV | 最好>180mV |
| 眼宽 | >0.6 UI | 最好>0.7 UI |
| 抖动（峰峰值） | <0.3 UI | 最好<0.2 UI |
你可能会问：“为什么眼高要大于140mV？”因为接收端的差分阈值是±50mV，加上噪声裕量，140mV是比较安全的。如果眼高低于这个值，误码率就会急剧上升。
信号完整性检查清单：
- 差分阻抗：100Ω ±10%（用TDR测量）
- 走线长度匹配：±5mil以内
- 过孔数量：每对差分线不超过2个过孔
- 参考平面：连续的地平面，不要跨分割
- AC耦合电容：100nF ±20%，靠近发送端放置
嗯，说到AC耦合电容，我再啰嗦一句。这个电容的作用是隔断直流分量，只让交流信号通过。但电容的寄生参数会影响信号质量。我建议用0402封装的电容，ESR和ESL都比较小。千万别用0603或更大的，高频特性差很多。
3.6 实战中的“坑”与“解”
最后，分享几个我在项目中踩过的坑，希望能帮你少走弯路：
- 坑1：FPGA的MIPI接口和摄像头之间用了长排线（>15cm），结果眼图完全闭合。解：改用同轴电缆或FPC排线，并加宽走线间距。
- 坑2：HS模式切换时，LP状态没保持足够时间，导致接收端误判。解：严格按照MIPI规范，LP-11状态保持至少100ns。
- 坑3：电源纹波太大（>50mVpp），导致偏置电压波动。解：在MIPI供电引脚加LC滤波，电容用10μF+100nF组合。
好了，这一章的内容就到这里。电气特性是MIPI接口的“物理基础”，搞不懂它，后面的调试就会很痛苦。下一章咱们聊聊时钟和数据的同步机制，也就是D-PHY的DDR模式，到时候见。