2、硬件设计基础：数字电路与模拟电路基础、信号完整性入门、电源完整性入门

各位同学，欢迎来到第二章。这一章的内容，说白了就是硬件工程师的“内功心法”。你画原理图、摆元器件、拉走线，表面上看是操作EDA工具，实际上背后全是这些基础原理在支撑。我见过太多工程师，Layout画得飞快，板子一调就出问题，最后查出来都是基础不牢。嗯，咱们今天就把这些地基打扎实。

2.1 数字电路与模拟电路：两个世界的碰撞

先聊聊数字电路和模拟电路。很多人觉得数字电路就是0和1，简单。其实不然。数字电路追求的是“确定性”——电压高于某个阈值就是1，低于某个阈值就是0。但真实世界里哪有什么完美的0和1？信号在传输过程中会衰减、会变形、会串扰。这时候，模拟电路的思维就派上用场了。

我在项目中遇到过一件事。一个同事设计的I2C总线，在实验室里跑得好好的，一到产线上就随机死机。查了两天，最后发现是上拉电阻选得太小，导致信号上升沿太缓，从设备误判了电平。你看，这就是典型的“数字电路问题，模拟电路根源”。

2.1.1 关键参数你得心里有数

• V_IH / V_IL：输入高/低电平阈值。不同工艺（1.8V、3.3V、5V）的阈值不一样，混接时要小心。
• V_OH / V_OL：输出高/低电平。驱动能力不够时，V_OH会掉下来。
• 噪声容限：V_OH - V_IH 和 V_IL - V_OL。这个值越大，抗干扰能力越强。
• 传播延迟：信号从输入到输出的时间。高频设计里，这个参数直接影响时序。

2.2 信号完整性入门：别让信号“失真”

信号完整性，简称SI。说白了，就是保证信号从发送端到接收端，波形别变得太离谱。你想想看，如果发送端是一个完美的方波，到了接收端变成了一个圆头圆脑的“馒头波”，那接收端还能正确判断0和1吗？

为什么会这样？主要有三个原因：

1. 反射：信号在传输线上走，遇到阻抗不连续的地方，就会有一部分能量弹回来。弹回来的信号和原来的信号叠加，波形就变形了。
2. 串扰：相邻走线之间的电磁耦合。一条线上的信号跳变，会“串”到旁边的线上。我调试过一块DDR板子，数据线总是随机出错，最后发现是地址线和数据线挨得太近，串扰导致的。
3. 衰减：信号走长了，高频分量会被介质吸收，波形变缓、幅度变小。

2.2.1 阻抗匹配：SI的命门

阻抗匹配是解决反射问题的核心方法。高频信号传输线（比如USB、HDMI、DDR）都有特征阻抗，通常是50Ω单端或100Ω差分。你需要保证驱动端、传输线、接收端的阻抗一致。

怎么算特征阻抗？对于微带线（外层走线），可以用这个近似公式：

Z0 ≈ 87 / √(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))

其中：
Z0 = 特征阻抗 (Ω)
εr = 介电常数 (FR4大约4.2-4.5)
H = 介质厚度 (mil)
W = 线宽 (mil)
T = 铜厚 (mil)

我曾经踩过的坑：设计一块4层板，DDR走线按50Ω算好了线宽，结果板厂反馈说介质厚度和设计值差了10%。阻抗直接偏到55Ω，信号反射严重。从那以后，我每次发板前都会给板厂一份阻抗控制要求，并让他们回传阻抗测试报告。

2.2.2 拓扑结构：多负载怎么走

当一个信号要驱动多个接收端时（比如DDR的地址线），走线拓扑就很重要。常见的拓扑有：

拓扑类型	适用场景	注意事项
菊花链	DDR3/DDR4地址线	末端要端接，分支尽量短
T型分支	时钟信号	分支长度要相等，否则时序偏差
星型	多片DDR颗粒	驱动能力要够，否则信号太弱

我个人习惯用菊花链。虽然走线长一点，但信号质量好控制。T型分支看着对称，实际上对Layout要求极高，稍微不对称就出问题。

2.3 电源完整性入门：给芯片“喂饱”电

电源完整性，简称PI。如果说SI是保证信号不走样，那PI就是保证电压不波动。芯片在工作时，电流是动态变化的——时钟上升沿瞬间，电流可能从10mA飙到1A。如果电源路径的阻抗太高，这个电流变化就会在电源上产生电压跌落（IR Drop）和噪声。

你想想看，如果CPU核心电压标称1.1V，结果瞬间跌到0.9V，那CPU直接死机。这就是PI没做好。

2.3.1 目标阻抗：PI的核心指标

电源设计的目标，就是把电源分配网络（PDN）的阻抗控制在一个目标值以下。目标阻抗的计算公式：

Z_target = (Vdd * Ripple%) / I_transient

其中：
Vdd = 电源电压 (V)
Ripple% = 允许的纹波百分比 (通常3%-5%)
I_transient = 瞬态电流变化 (A)

举个例子：Vdd=1.1V，纹波要求3%，瞬态电流变化2A。那么目标阻抗就是：

Z_target = (1.1 * 0.03) / 2 = 0.0165Ω = 16.5mΩ

这个阻抗值非常小。你想想看，一段10mil宽、1盎司铜的走线，每英寸就有约5mΩ的直流电阻。再加上过孔、平面、电容的寄生参数，要达到16.5mΩ并不容易。

2.3.2 去耦电容：PI的“弹药库”

去耦电容的作用，就是在芯片需要大电流的瞬间，就近提供电荷。电容不是理想的，它有等效串联电阻（ESR）和等效串联电感（ESL）。

电容类型	容值范围	ESR (mΩ)	ESL (nH)	谐振频率
大电解	100-1000μF	10-100	5-20	几kHz
陶瓷电容	0.1-10μF	1-10	0.5-2	几MHz
小陶瓷	10-100nF	1-5	0.3-1	几十MHz

我的经验：去耦电容不是越多越好。电容并联太多，反而会因为反谐振峰导致阻抗在某些频率点飙升。我一般遵循“3个数量级”原则：在每个电源引脚附近，放一个10μF、一个0.1μF、一个0.01μF，覆盖从低频到高频的去耦需求。

2.3.3 电源平面：低阻抗的秘诀

对于高速设计，走线供电已经不够用了。必须用电源平面和地平面。两个平面之间形成平板电容，可以提供极低的阻抗。

平面电容的计算公式：

C = ε0 * εr * A / d

其中：
ε0 = 真空介电常数 (8.85e-12 F/m)
εr = 介质相对介电常数
A = 平面面积 (m²)
d = 平面间距 (m)

举个例子：一个10cm x 10cm的电源平面，间距4mil（约0.1mm），FR4介电常数4.5。平面电容大约是：

C = 8.85e-12 * 4.5 * 0.01 / 0.0001 ≈ 4nF

4nF看起来不大，但它的ESL极低（几乎为零），所以在高频段（100MHz以上）效果非常好。这就是为什么高速板都要求电源平面和地平面紧耦合——间距越小，平面电容越大，高频去耦效果越好。

注意：电源平面不能有太多分割。分割会导致电流绕行，增加回路电感。我见过一块板子，为了走线方便，把电源平面切得七零八落，结果EMI测试直接超标。后来重新叠层，把电源平面做成完整的一块，问题就解决了。

2.4 本章小结

这一章的内容，说实话有点干。但这些都是硬件工程师的“基本功”。数字电路和模拟电路的基础，决定了你能不能看懂芯片数据手册；信号完整性，决定了你的板子能不能稳定工作；电源完整性，决定了你的系统能不能扛住负载变化。

我建议你学完这一章后，找一块自己设计的板子，对照着原理图和PCB，重新审视一下：

• 每个接口的电平阈值是否匹配？
• 高速信号的阻抗控制了吗？
• 电源路径的阻抗够低吗？
• 去耦电容的布局合理吗？

嗯，把这些想明白了，你的硬件设计水平就上了一个台阶。下一章，咱们开始讲高通平台的电源管理设计，那才是真正的高通特色内容。

← 上一章 📖 返回目录 下一章 →