第三章 硬件原理图设计（上）：RK3588核心电路设计、DDR/LPDDR4布线要点、PMIC电源方案选择
各位好，欢迎来到第三章。这一章我们聊聊原理图设计的前半部分，也是决定板子能不能跑起来的关键——核心电路、DDR和电源。
说实话，RK3588这颗芯片，外围电路看着复杂，但核心就那么几块。你只要把这几块吃透了，剩下的就是水到渠成的事。我刚开始做3588项目时，也踩过不少坑，今天把这些经验掰开揉碎了讲给你听。
3.1 RK3588核心电路设计：别让“最小系统”卡住你
所谓核心电路，就是让芯片能正常工作的最小系统。说白了，就是供电、时钟、复位、启动配置这几样。
3.1.1 时钟电路：24MHz晶振是命根子
RK3588的主时钟源是24MHz晶振。嗯，这里要注意，晶振的负载电容一定要匹配。我见过有人随便焊了两个22pF的电容上去，结果系统死活起不来。后来一查，晶振规格书上写的是12pF负载，实际匹配电容得用18pF左右。
我个人习惯的做法是：
- 先看晶振规格书，确认负载电容值
- 用公式 C_load = (C1*C2)/(C1+C2) + C_stray 反推
- PCB布局时，晶振尽量靠近芯片，走线短而直
重要提醒：晶振底下不要走其他信号线，尤其是高频信号。我有个项目就是因为晶振底下走了USB线，导致时钟抖动超标，DDR跑不稳。
3.1.2 复位电路：上电时序要严格
RK3588的复位引脚是低电平有效。这里有个容易忽略的点：复位信号必须保持足够长的时间，直到所有电源都稳定。
我曾经在量产阶段遇到过一批板子，偶尔上电起不来。排查了三天，最后发现是复位芯片的阈值电压选得太低，导致复位释放时PMIC还没输出稳定。后来换了一颗带延迟的复位芯片，问题就解决了。
建议你直接用RK推荐的复位方案，别自己瞎改。如果你非要用分立元件搭，那至少保证复位低电平时间大于10ms。
3.1.3 启动配置：BOOT模式别搞错
RK3588通过读取BOOT引脚的电平来决定启动方式。常见的配置是：
| BOOT模式 | BOOT1 | BOOT0 |
|---|---|---|
| eMMC启动 | 0 | 0 |
| SD卡启动 | 0 | 1 |
| USB下载模式 | 1 | 0 |
你想想看，如果BOOT引脚悬空了，芯片可能随机进入某个模式。所以一定要用10kΩ电阻上拉或下拉，别偷懒。
3.2 DDR/LPDDR4布线要点：高频信号不是闹着玩的
DDR布线是原理图设计里最考验功力的部分。RK3588支持LPDDR4/4X，速率高达3200Mbps。这个频率下，信号完整性稍不注意就会出问题。
3.2.1 阻抗控制：50Ω是基础，差分对要100Ω
DDR信号线的阻抗必须严格控制。单端信号线50Ω，差分对100Ω。这个值不是随便定的，是跟PCB厂家的叠层结构相关的。
我记得第一次做3588项目时，PCB打样回来发现DDR信号线阻抗只有42Ω。一查，原来是叠层计算时忽略了阻焊层的厚度。后来我学乖了，每次发板前都会跟PCB厂家确认阻抗线宽。
小技巧：在原理图里标注清楚哪些信号需要控制阻抗，比如“DDR_DQ0: 50Ω ±10%”。这样Layout工程师一眼就能看到，省得来回沟通。
3.2.2 等长布线：不是所有信号都要等长
很多人一听到DDR布线就想到等长。其实，等长是有范围的：
- 同组DQ信号：等长误差控制在±10mil以内
- 地址/控制信号：等长误差控制在±50mil以内
- 时钟信号：必须严格等长，误差越小越好
为什么DQ要求这么严？因为DQ是双向信号，读写切换时对时序最敏感。地址信号是单向的，容忍度就大一些。
3.2.3 参考平面：完整的地平面是王道
DDR信号必须有完整的参考平面。最好是地平面，其次是电源平面。如果信号跨分割了，阻抗会突变，反射就来了。
我有个惨痛的教训：一个项目为了节省层数，把DDR信号层旁边的参考平面挖了一块走其他线。结果DDR读写经常出错，跑memtest能跑出几十个错误。后来重新改板，保证参考平面完整，问题就消失了。
警告：DDR布线时，不要为了走通而牺牲参考平面。宁可多绕几根线，也不要跨分割。这是原则问题。
3.3 PMIC电源方案选择：供电是系统的血液
RK3588的电源需求很复杂，核心电压、IO电压、DDR电压、PLL电压……加起来得有十几种。选PMIC时，我建议优先考虑RK官方的配套方案。
3.3.1 官方PMIC方案：RK806-1
RK806-1是瑞芯微专门为3588设计的PMIC。它集成了多路DCDC和LDO，输出电流和电压都匹配好了。用这个方案，你基本不用操心电源时序问题。
它的主要输出包括：
| 输出通道 | 电压 | 最大电流 | 用途 |
|---|---|---|---|
| DCDC1 | 0.8V | 4A | VDD_CPU |
| DCDC2 | 0.8V | 4A | VDD_GPU |
| DCDC3 | 1.1V | 2A | VDD_LOGIC |
| DCDC4 | 1.8V | 2A | VDD_IO |
3.3.2 分立方案：灵活但风险高
如果你因为成本或供货原因想用分立PMIC，那就要特别注意上电时序。RK3588对上电顺序有严格要求：
- 先上VDD_IO（1.8V）
- 再上VDD_LOGIC（1.1V）
- 最后上VDD_CPU/VDD_GPU（0.8V）
为什么？因为IO要先供电，芯片才能识别外部信号。逻辑核其次，CPU/GPU最后。这个顺序错了，芯片可能锁死甚至烧坏。
核心建议：如果你不是电源专家，老老实实用RK806-1。我见过太多人为了省几块钱，结果在电源时序上折腾一个月，得不偿失。
3.3.3 去耦电容：别小看这几分钱的元件
每个电源引脚旁边都要放去耦电容。原则是：
- 大电容（10μF~100μF）放在电源入口
- 小电容（0.1μF~1μF）靠近芯片引脚
- 不同容值的电容搭配使用，覆盖更宽的频率范围
我曾经在测试时发现CPU核心电压纹波高达50mV，超出了芯片要求的±5%。后来在CPU电源引脚旁边加了一颗0.1μF的电容，纹波立刻降到了20mV以内。你看，有时候问题就这么简单。
好了，这一章的内容就到这里。核心电路、DDR布线、PMIC方案，这三块是原理图设计的基石。下一章我们接着聊外设接口和PCB布局，到时候见。