第一章：Sensor上电序列详解

各位同学，今天我们来聊聊CMOS Sensor的上电序列。说实话，这个知识点看着简单，但坑特别多。我见过不少工程师，画原理图时随手一拉电源，结果摄像头死活不工作，最后查了三天才发现是上电顺序搞反了。

咱们以两款最常用的Sensor——OV5640和IMX219为例，把上电时序这件事彻底讲透。

1.1 为什么上电顺序这么重要？

你想想看，Sensor内部其实是一个精密的模拟+数字混合系统。AVDD是模拟电源，给像素阵列和ADC供电；DVDD是数字核心电源，给逻辑电路供电；IOVDD是IO接口电源，给I2C、MIPI等接口供电。

这三路电源如果顺序乱了，会发生什么？

  • AVDD先于DVDD：模拟电路先启动，但数字逻辑还没准备好，可能导致内部状态机跑飞
  • IOVDD先于DVDD：IO口有电了，但核心逻辑没电，IO口可能输出不确定电平
  • 最严重的情况：芯片内部出现闩锁效应（Latch-up），直接烧毁Sensor
⚠️ 警告： 我曾经在一个项目中，因为电源芯片的EN引脚顺序没处理好，导致IOVDD比DVDD早了2ms上电。结果Sensor工作异常，图像出现条纹。查了整整两天，最后用示波器抓上电波形才发现问题。从那以后，我每次画原理图都会在电源路径上加RC延迟，确保时序可控。

1.2 OV5640的上电序列要求

OV5640是OmniVision的经典500万像素Sensor，它的上电时序要求比较典型。我直接给出一份标准时序图对应的参数表：

步骤 信号 动作 延迟要求
1 AVDD (2.8V) 上电 0ms（最先）
2 DVDD (1.5V) 上电 ≥ 0ms（可与AVDD同时）
3 IOVDD (1.8V) 上电 ≥ 0ms（建议在DVDD之后）
4 MCLK (主时钟) 提供时钟 ≥ 1ms（电源稳定后）
5 PWDN (掉电模式) 拉低 ≥ 1ms（时钟稳定后）
6 RST (复位) 拉高 ≥ 1ms（PWDN拉低后）

这里有个细节：PWDN是低电平有效。也就是说，Sensor正常工作时PWDN必须拉低。很多新手会搞反，以为PWDN拉高才工作——嗯，我刚开始也犯过这个错。

1.3 IMX219的上电序列要求

IMX219是Sony的800万像素Sensor，常用于树莓派Camera v2。它的时序要求跟OV5640有些不同：

步骤 信号 动作 延迟要求
1 AVDD (2.8V) 上电 0ms（最先）
2 DVDD (1.2V) 上电 ≥ 0ms
3 IOVDD (1.8V) 上电 ≥ 0ms（建议与DVDD同时）
4 RST (复位) 拉低 ≥ 1ms（电源稳定后）
5 MCLK (主时钟) 提供时钟 ≥ 1ms（RST拉低后）
6 RST (复位) 拉高 ≥ 1ms（时钟稳定后）
🔑 关键区别：
  • OV5640：先给时钟，再释放复位
  • IMX219：先拉低复位，再给时钟，最后释放复位

说白了，IMX219要求复位信号在时钟之前先有效，而OV5640则相反。这个差异如果不注意，直接套用代码会出大问题。

1.4 上电时序的硬件实现方案

我个人习惯用三种方式来实现上电时序控制：

方案一：专用电源管理芯片

比如用TPS65023这类PMIC，内部集成了时序控制寄存器。通过I2C配置上电顺序，精度高，但成本也高。

方案二：RC延迟+施密特触发器

低成本方案，用RC电路产生延迟，再用施密特触发器整形。我举个例子：

// 假设AVDD先上电，DVDD延迟1ms
// R = 10kΩ, C = 0.1μF
// 时间常数 τ = RC = 1ms
// 实际延迟 ≈ 0.7τ = 0.7ms（施密特触发阈值约0.7VCC）

这个方案简单可靠，但延迟精度受电阻电容容差影响。我建议用1%精度的电阻和X7R电容。

方案三：FPGA/CPLD逻辑控制

这是我最推荐的方式。用FPGA的GPIO直接控制电源芯片的EN引脚，通过状态机精确控制时序：

// 伪代码示例
always @(posedge clk) begin
  case (state)
    IDLE: begin
      if (power_on_req) begin
        en_avdd <= 1;  // 先开AVDD
        state <= T1;
      end
    end
    T1: begin
      if (timer >= 1000) begin  // 延迟1ms
        en_dvdd <= 1;  // 再开DVDD
        state <= T2;
      end
    end
    T2: begin
      if (timer >= 2000) begin
        en_iovdd <= 1;  // 最后开IOVDD
        state <= DONE;
      end
    end
  endcase
end
💡 个人经验： 用FPGA控制上电时序时，记得把电源EN引脚加上拉电阻。我曾经遇到过FPGA配置期间GPIO输出高阻，导致电源意外关闭的情况。加上拉电阻后，默认状态就是关闭电源，安全多了。

1.5 上电时序的验证方法

光设计好还不够，你得验证。我一般用四通道示波器同时抓AVDD、DVDD、IOVDD和RST信号。注意探头要用10x档，减少负载效应。

验证步骤：

  1. 先把示波器触发模式设为上升沿触发，触发电平设在AVDD的50%处
  2. 然后观察DVDD和IOVDD的上升沿相对于AVDD的延迟
  3. 最后检查RST信号是否在电源稳定后才变化

这里有个坑：示波器的地线夹要尽量短。我见过有人用地线夹夹在电源模块的远端，结果测出来的波形全是噪声，根本看不清时序。正确做法是地线夹直接夹在Sensor的GND引脚附近。

1.6 常见问题与避坑指南

🚨 避坑指南：
  • 问题1：Sensor上电后I2C无法通信
    我曾经遇到过，查了半天发现是IOVDD上电太慢，导致I2C上拉电阻的电压还没建立。解决办法：确保IOVDD在I2C通信前至少稳定1ms。
  • 问题2：图像出现水平条纹
    这通常是AVDD纹波太大造成的。我建议在AVDD引脚附近加10μF+0.1μF去耦电容，并且电容要尽量靠近引脚。
  • 问题3：Sensor偶尔无法初始化
    大概率是复位时序不满足要求。用示波器抓一下RST信号，看看是否在时钟稳定后才释放。我习惯在RST释放后再加500μs的等待时间。

好了，关于上电序列的核心内容就这些。说白了，就是一句话：先模拟后数字，先电源后时钟，先复位后工作。但具体到每一款Sensor，细节上又有差异。我的建议是：拿到新Sensor的第一件事，就是去读Datasheet里的上电时序图，然后对照着画时序验证表。

下一章我们会讲复位逻辑的详细设计，包括硬件复位和软件复位的配合。到时候我会分享一个我踩过的坑——因为复位信号毛刺导致Sensor死机的案例，挺有意思的。

← 上一章 📖 返回目录 下一章 →