第四讲：电源轨与去耦电容——LDO与DC-DC的选择，去耦电容的布局与容值计算，电源纹波对时序的影响
各位同学，咱们今天聊点实在的。
摄像头这个玩意儿，看着简单，其实对电源的要求相当苛刻。我见过太多项目，FPGA逻辑写得天衣无缝，传感器选型也没问题，结果一上电图像就是花屏、闪屏，甚至直接黑屏。查来查去，最后发现是电源没伺候好。
嗯，这节课我们就来把电源这块掰开揉碎了讲清楚。
一、LDO vs DC-DC：到底选哪个？
先说结论：摄像头供电，我个人的习惯是“前级DC-DC，后级LDO”。
为什么？你想想看，摄像头模组通常需要1.2V、1.8V、2.8V这几个电压轨。如果全部用DC-DC，纹波太大，传感器模拟部分受不了。如果全部用LDO，功耗又扛不住，发热严重。
核心原则：
- 数字核心供电（如FPGA内核1.2V）：用DC-DC，效率高，电流大
- 模拟供电（如传感器AVDD 2.8V）：用LDO，纹波低，噪声小
- IO供电（如DVDD 1.8V）：看情况，电流不大就用LDO
我在一个项目中遇到过，为了省成本，直接用DC-DC给传感器模拟供电。结果图像上全是横条纹，怎么调PLL都没用。后来换成LDO，问题立刻消失。说白了，模拟电路对电源噪声的容忍度很低，别在这上面省钱。
| 参数 | LDO | DC-DC |
|---|---|---|
| 输出纹波 | 极低（<10mV） | 较高（20-50mV） |
| 效率 | 低（压差越大效率越低） | 高（80%-95%） |
| 噪声 | 低 | 高（开关噪声） |
| 成本 | 低 | 高（需要电感） |
| 适用场景 | 模拟供电、小电流 | 大电流、数字供电 |
我的建议：
如果传感器AVDD需要2.8V/200mA，直接用LDO。别犹豫。DC-DC那点效率优势，在摄像头这种小电流场景下根本不明显，但噪声问题会让你头疼好几天。
二、去耦电容：布局比容值更重要
好，电源芯片选完了，接下来就是去耦电容。很多新手喜欢把电容堆得满满当当，觉得越多越好。其实不是这样的。
去耦电容的核心作用是什么？
说白了，就是给芯片提供一个“低阻抗的瞬时电流源”。当芯片内部逻辑翻转时，电流需求会瞬间变化，如果电源路径太长、阻抗太高，电压就会跌落。这时候，电容就派上用场了。
1. 容值怎么算？
我一般用这个经验公式：
C = I_transient / (dV * f_sw)其中：
- I_transient：瞬态电流变化（比如FPGA内核从休眠到全速运行）
- dV：允许的电压跌落（通常取3%-5%的VDD）
- f_sw：开关频率（对于数字芯片，取时钟频率的1/10）
举个例子：FPGA内核1.2V，瞬态电流2A，允许跌落3%（即36mV），时钟频率200MHz。
C = 2A / (0.036V * 20MHz) ≈ 2.78μF嗯，算出来大概2.8μF。但实际中我会放一个10μF的陶瓷电容，再加几个0.1μF和0.01μF的小电容。为什么？因为不同容值的电容，自谐振频率不同，组合起来才能覆盖更宽的频段。
我的常用组合：
- 10μF：覆盖低频（<1MHz）
- 0.1μF：覆盖中频（1-10MHz）
- 0.01μF：覆盖高频（>10MHz）
2. 布局才是关键
我曾经犯过一个错误：电容放得离芯片很远，中间还隔了几个过孔。结果仿真时纹波没问题，实际板子一跑，电压纹波大得吓人。
为什么？因为电容到芯片引脚之间的寄生电感，会抵消掉电容的高频去耦效果。
布局原则：
- 小电容（0.01μF、0.1μF）必须紧贴芯片电源引脚，距离不超过2mm
- 大电容（10μF）可以稍远，但也要在同一个电源域内
- 过孔要打在电容和芯片之间，而不是电容外侧
- 电源走线要先经过电容，再到芯片
注意：
千万不要把电容放在芯片背面然后用过孔连接。那样寄生电感太大，高频去耦效果几乎为零。我见过有人这么干，结果图像一直有高频噪声，查了三天才找到原因。
三、电源纹波对时序的影响
这个点，很多同学容易忽略。觉得只要电压在规格范围内就行。其实不是的。
你想想看，FPGA内部的时序路径，延迟是跟电压相关的。电压越高，晶体管开关越快；电压越低，延迟越大。如果电源纹波有50mV，那么时序裕量就会跟着波动。
具体影响：
- 建立时间（Setup Time）：电压低时，路径延迟变大，可能导致建立时间违例
- 保持时间（Hold Time）：电压高时，路径延迟变小，可能导致保持时间违例
- 时钟抖动（Jitter）：电源噪声会耦合到PLL，增加时钟抖动
我记得有一次，一个摄像头项目在低温下工作正常，高温下却出现偶发花屏。查了半天，发现是DC-DC在高温下纹波变大，从30mV飙到了80mV。这个纹波耦合到传感器PLL，导致时钟抖动增加，最终造成MIPI信号误码。
经验数据：
| 电源类型 | 允许纹波（模拟供电） | 允许纹波（数字供电） |
|---|---|---|
| 传感器AVDD | <10mV | — |
| 传感器DVDD | — | <30mV |
| FPGA内核 | — | <50mV |
| FPGA IO | — | <40mV |
所以，我的做法是：在原理图阶段就留好滤波位置。每个电源轨至少预留一个LC滤波器的位置，万一纹波超标，可以随时补上。
避坑指南：
我曾经在DC-DC输出端只放了陶瓷电容，没放电解电容。结果低频纹波一直压不下去。后来加了一个100μF的电解电容，纹波立刻从60mV降到了15mV。记住：陶瓷电容对低频纹波效果有限，电解电容才是低频去耦的主力。
四、总结一下
好了，这节课的内容就这些。咱们回顾一下重点：
- LDO vs DC-DC：模拟供电用LDO，数字大电流用DC-DC
- 去耦电容：容值要组合，布局要靠近，小电容优先
- 电源纹波：直接影响时序和图像质量，别掉以轻心
下一节课，我们会讲《上电时序的硬件实现：PMIC、分立电路与FPGA控制》。到时候我会分享一个我踩过的坑——用分立电路实现上电时序，结果因为RC常数没算对，导致传感器初始化失败。嗯，到时候细聊。
各位，下课。