第三节：采样电阻选型——阻值选择、功率计算、温漂影响、布局注意事项

采样电阻这东西，看着不起眼，但搞不好能让整个FOC系统翻车。我见过太多工程师在电阻上省成本，结果调试时电流波形乱七八糟，最后查半天发现是电阻惹的祸。

说白了，采样电阻就是电流环的眼睛。眼睛不好使，后面算法再牛也白搭。咱们今天把这四个维度掰开揉碎了讲清楚。

一、阻值选择：不是越大越好

很多人有个误区：阻值越大，采样信号越强，那肯定选大电阻啊。错！大错特错！

阻值选择要平衡两个矛盾：

• 信号幅度：阻值越大，同样电流下压降越大，ADC分辨率利用率越高
• 功率损耗：阻值越大，发热越严重，效率越低

我一般按这个思路来选：

1. 先看ADC参考电压。比如3.3V系统，最大采样电压留20%余量，取2.6V左右
2. 再看峰值电流。假设电机堵转电流10A，那最大阻值就是 2.6V / 10A = 0.26Ω
3. 实际选型时再降一档，取0.2Ω或0.15Ω

为什么留余量？因为还有寄生电感、PCB走线电阻、温度漂移这些因素。我在一个48V/10A的项目里，按公式算出来0.26Ω，实际选了0.15Ω，结果刚刚好。要是选0.22Ω，高温下就超了。

三、功率计算：别被数据手册骗了

功率计算这块，我踩过坑。以前觉得按I²R算就行了，结果电阻烫得能煎鸡蛋。

问题出在哪？电流不是直流，是PWM斩波后的波形。有效值比平均值大不少。

正确的计算方式：

1. 先算电流有效值 I_rms。对于正弦波电流，I_rms = I_peak / √2
2. 再算实际功耗 P = I_rms² × R
3. 最后留2~3倍余量

选功率时，我一般选计算值的3倍以上。比如算出来2W，我选5W或7W的电阻。为什么？因为散热条件往往比数据手册的测试条件差。电阻在PCB上，周围还有MOS管、电感这些发热大户。

三、温漂影响：看不见的杀手

温漂这东西，平时不显眼，一旦环境温度变化或者电阻自己发热，就开始搞事情。

采样电阻的温漂系数一般是 ±50ppm/°C 到 ±100ppm/°C。什么意思？温度每变化1°C，阻值变化百万分之50到100。

举个例子：

• 0.1Ω的电阻，温漂50ppm/°C
• 温度从25°C升到85°C，变化60°C
• 阻值变化：0.1 × 50 × 10⁻⁶ × 60 = 0.0003Ω
• 看起来不大？但电流采样误差直接增加了0.3%

你以为这就完了？不，还有更隐蔽的问题。电阻自身发热导致的温漂，和外部环境温漂叠加，误差会更大。

嗯，这里要注意：温漂是双向的。低温下阻值变小，高温下变大。如果你在常温下标定好的电流环，到了冬天或者夏天，精度就会跑偏。

四、布局注意事项：PCB上的艺术

布局这块，我吃过不少亏。有一次板子回来，电流波形高频噪声大得离谱，查了两天才发现是采样电阻的走线有问题。

几个关键点：

1. 开尔文连接（四线制）：采样电阻的电流路径和电压检测路径必须分开。电流走大电流路径，电压检测走小信号路径，在电阻焊盘处汇合。
2. 差分走线：电压检测的两根线要平行走，等长，远离高频开关节点。
3. 接地处理：采样电阻的参考地要单独走，不要和功率地混在一起。

// 错误做法：电流和电压共用走线
// 电流路径 → [电阻] → 电流路径
// 电压检测 → [电阻] → 电压检测
// 这样会把电流路径上的压降误差引入采样信号

// 正确做法：分开走线
// 电流路径 → [电阻] → 电流路径
// 电压检测 → [电阻焊盘内侧] → 电压检测
// 电压检测线直接从电阻焊盘引出，不经过大电流路径

我曾经在一个项目里，采样电阻离MOS管太近，结果高频开关噪声直接耦合到采样信号上。后来把电阻挪到远离开关节点的地方，噪声立马降了60%。

另外，采样电阻底下不要铺铜。铺铜会增加寄生电容，影响高频响应。我一般会在电阻底下挖空，或者只保留一小块焊盘。

最后说一句：采样电阻的选型和布局，直接决定了电流环的性能上限。你想想看，算法写得再好，采进来的信号都是歪的，那还玩什么？

我个人习惯是，每次画完PCB，都会专门检查采样电阻这一块。走线对不对？开尔文连接做了没？离干扰源远不远？这些细节，决定了你的FOC系统是60分还是90分。