第一讲：DC/DC基础——纹波到底是什么？
各位同学好，我是老张。做电源设计十几年了，今天咱们来聊聊DC/DC纹波这个话题。
说实话，纹波这个问题，看着简单，但坑特别多。我刚入行那会儿，就被纹波坑过一次——一个看似完美的电源设计，上板实测纹波超标三倍，差点导致项目延期。从那以后，我对纹波就格外上心。
一、什么是纹波？
纹波，说白了就是直流输出上叠加的交流分量。你想想看，DC/DC转换器本质上是把输入直流电"切碎"再"重组"成另一个直流电压。这个"重组"过程不可能完美，总会留下一些开关频率的痕迹——这就是纹波。
用示波器看，纹波就是直流电平上那些小锯齿或小尖峰。我个人习惯把纹波分成两类：
- 开关纹波：频率等于开关频率，波形比较规律，像锯齿波
- 尖峰噪声：频率高得多，由开关管的快速开关引起，波形不规则
这里有个关键点：很多人把纹波和噪声混为一谈。其实它们不一样。纹波是周期性、可预测的；噪声是随机的、难捉摸的。测量时也要区分对待。
核心概念：纹波 = 输出直流电压上的周期性交流分量，频率通常等于开关频率或其整数倍。
二、纹波从哪里来？
纹波的来源，我总结了三个主要方面：
1. 电感电流纹波
这是最根本的来源。DC/DC工作时，电感电流在充放电之间切换，必然有波动。这个波动会通过输出电容的ESR（等效串联电阻）和ESL（等效串联电感）转化为电压纹波。
公式很简单：
ΔV_ripple ≈ ΔI_L × (ESR + 1/(8×f_sw×C_out))嗯，这里要注意，ESR是低频纹波的主要贡献者，而ESL则影响高频尖峰。
2. 输出电容的寄生参数
理想电容不存在。实际电容有ESR、ESL，这些寄生参数在高频下会"放大"纹波。我记得有一次，客户抱怨纹波大，我换了个低ESR的陶瓷电容，纹波直接降了60%。
3. PCB布局的寄生效应
这个容易被忽略。我在项目中遇到过，同样的电路，换了个PCB布局，纹波从20mV飙到80mV。原因就是功率回路面积太大，引入了额外电感。
个人经验：纹波问题，70%出在输出电容选型和PCB布局上。先检查这两块，往往能快速定位问题。
三、纹波的危害有多大？
纹波不是"有就行"，而是"多严重"的问题。我见过太多因为纹波超标导致的系统故障：
| 应用场景 | 纹波容忍度 | 典型危害 |
|---|---|---|
| 数字芯片供电 | <50mVpp | 逻辑误触发、时序紊乱 |
| 模拟电路供电 | <10mVpp | 信噪比恶化、信号失真 |
| 射频电路供电 | <5mVpp | 相位噪声增加、频谱纯度下降 |
| 传感器供电 | <1mVpp | 测量精度下降、零漂增大 |
你看，不同场景对纹波的要求天差地别。做射频的同学最痛苦，纹波稍微大一点，整个系统性能就崩了。
避坑指南：我曾经在一个医疗设备项目中，因为纹波超标导致ADC采样数据跳动，排查了整整两周。最后发现是DC/DC的开关频率正好落在ADC采样频率的谐波上。所以，纹波不仅要看幅度，还要看频率成分！
四、低纹波设计的核心思想
讲了这么多，到底怎么降低纹波？我总结了三句话：
- 源头抑制：减小电感电流纹波，从根上减少纹波能量
- 路径优化：降低输出阻抗，让纹波"流"不出去
- 滤波吸收：用LC滤波器、LDO等后级处理，把残余纹波"吃掉"
具体来说：
源头抑制怎么做？
增大电感值，提高开关频率。电感大了，电流纹波自然小。但代价是体积和成本。开关频率高了，纹波频率也高，更容易滤波。但效率会下降。这是个权衡。
我个人习惯：先算允许的纹波电流，一般取输出电流的20%-40%。然后反推电感值。
L_min = (V_in - V_out) × D / (ΔI_L × f_sw)
其中 D = V_out / V_in (对于Buck)路径优化怎么做？
选低ESR的电容，多颗并联降低总ESR。布局上让功率回路尽量短、尽量宽。我建议输出电容尽量靠近电感输出端，中间不要有过孔。
滤波吸收怎么做？
如果前两步做完纹波还是超标，那就加后级滤波。常见方案：
- LC滤波器：对开关频率纹波衰减效果好
- LDO：纹波抑制比(PSRR)高的LDO，能再衰减20-40dB
- π型滤波器：C-L-C结构，衰减更陡
核心思想总结：低纹波设计不是"一招鲜"，而是系统工程。从电感选型、电容配置、PCB布局到后级滤波，每个环节都要精心设计。我做了这么多年，最大的体会是——纹波控制，七分在设计，三分在调试。
五、一个真实案例
最后分享一个我处理过的案例。一个5V转3.3V的Buck电路，要求纹波<10mVpp。第一次设计用了22μH电感、22μF陶瓷电容，实测纹波35mVpp。
排查过程：
- 先测电感电流纹波，发现偏大——电感值不够
- 换成47μH电感，纹波降到22mVpp——有改善，但还不够
- 检查输出电容，发现用的是X5R材质，DC偏压下容量掉了60%
- 换成X7R电容，同时并联一颗10μF+1μF，纹波降到12mVpp
- 最后在输出端加了一级LC滤波器（1μH+10μF），纹波降到5mVpp
你看，每一步都在"挤"纹波。没有一步到位的捷径。
好了，这一讲就到这里。下一讲咱们聊聊电感选型的具体技巧——怎么选电感才能既控制纹波又不牺牲效率。