第四讲：PCB布局——功率回路与信号回路分离，地平面设计，关键走线技巧

各位工程师朋友，大家好。我是老张，干了十几年电源设计，今天咱们聊聊PCB布局。

说实话，很多刚入行的朋友觉得DC/DC设计嘛，选好芯片、算好电感电容就完事了。结果板子打样回来，一上电纹波大得吓人，或者干脆不工作。我告诉你，十有八九是布局出了问题。

这一讲，我重点讲三个核心：功率回路与信号回路分离、地平面设计、关键走线技巧。这些都是我踩过坑之后总结出来的经验。

一、功率回路与信号回路分离

为什么要分离？说白了，功率回路里走的是大电流、高di/dt的信号。信号回路里走的是小信号、高阻抗的反馈。两者混在一起，功率回路产生的噪声会直接耦合到信号回路里，导致输出纹波变大，甚至环路不稳定。

我在项目中遇到过这样一个案例：一个12V转3.3V的Buck电路，输出纹波要求50mV以内。第一次布局时，反馈电阻放在了电感旁边，结果纹波直接飙到120mV。后来我把反馈电阻挪到输出电容后面，远离电感，纹波降到了35mV。你看，就这么简单的一个改动，效果立竿见影。

具体做法：

• 功率回路走顶层：输入电容、MOSFET、电感、输出电容尽量放在同一层，用大面积的铜皮连接，减少寄生电感。
• 信号回路走底层或内层：反馈分压电阻、补偿网络、软启动电容等，走底层或内层，并且用GND铜皮包裹。
• 不要共用走线：功率地（PGND）和信号地（AGND）在芯片下方单点连接，其他地方不要连通。

二、地平面设计

地平面设计是PCB布局的灵魂。很多工程师觉得地嘛，铺个铜就行了。其实不然。

地平面有两个作用：一是提供低阻抗的返回路径，二是屏蔽噪声。对于DC/DC来说，地平面设计不好，纹波和EMI都会超标。

我的经验：

1. 完整地平面：尽量保持地平面的完整性，不要被走线或过孔割裂。如果必须割裂，要保证功率地和信号地之间有足够的回流路径。
2. 地平面分层：对于多层板，我建议第二层做完整地平面。顶层走功率回路，底层走信号回路，中间用地平面隔离。
3. 过孔处理：功率回路中的过孔要尽量多打几个，减小寄生电感。我一般会在每个功率节点打4-6个过孔。

为什么会这样？因为高频电流会选择阻抗最低的路径返回。如果功率地和信号地之间只有一条窄窄的连接，高频噪声就会通过寄生电容耦合到信号回路里。

三、关键走线技巧

走线技巧，说白了就是怎么让电流走得顺畅，噪声不串扰。我总结了几个关键点：

1. 输入电容走线

输入电容离芯片越近越好。我习惯把输入电容放在芯片的VIN和GND引脚旁边，走线宽度至少50mil。如果空间允许，用两个小电容并联（比如10uF+0.1uF），高频性能更好。

2. 电感走线

电感下面不要走信号线。电感会产生磁场，干扰附近的信号。我一般会在电感下面铺一层GND铜皮，但要注意不要形成环路。

3. 反馈走线

反馈走线要短、要直、要远离噪声源。我建议从输出电容的正极直接拉到FB引脚，中间不要经过其他节点。如果必须走长线，用GND铜皮包裹。

4. 开关节点走线

开关节点（SW）是噪声最大的地方。走线要宽，但不要过长。我一般控制在10mm以内，并且远离反馈和补偿网络。

四、实战案例：一个12V转5V的Buck电路布局

咱们来看一个实际案例。这是一个12V转5V、3A输出的Buck电路，芯片是常见的SY8303。

元件	位置要求	走线宽度	备注
输入电容	紧贴VIN和GND引脚	60mil	用两个电容并联
电感	靠近SW引脚	50mil	下面不铺铜
输出电容	靠近电感输出端	50mil	用多个电容并联
反馈电阻	远离电感，靠近FB引脚	12mil	用GND铜皮包裹
补偿网络	靠近COMP引脚	10mil	远离功率回路

布局顺序：先放输入电容和芯片，再放电感和输出电容，最后放反馈和补偿网络。走线时，功率回路走顶层，信号回路走底层，中间用完整地平面隔离。

嗯，这里要注意：地平面不要被过孔割裂。如果必须打过孔，尽量打在功率回路里，信号回路的地要完整。

五、总结

PCB布局这件事，说白了就是让大电流走自己的路，小信号走自己的路，两者互不干扰。你想想看，如果功率回路和信号回路混在一起，噪声能不串扰吗？

我个人习惯在布局完成后，用示波器测一下开关节点的波形和输出纹波。如果开关节点有振铃，说明布局还有优化空间。如果纹波超标，先检查反馈走线有没有被干扰。

好了，这一讲就到这里。下一讲咱们聊聊输入输出电容的选择与布局，这也是个容易踩坑的地方。