3、LVDS接口详解：电气特性、时钟与数据通道、链路预算与PCB走线要求
LVDS，全称Low-Voltage Differential Signaling，低压差分信号。说白了，就是座舱多屏系统里最常用的高速视频传输接口之一。我做了这么多年座舱硬件，LVDS几乎天天打交道。今天咱们就把这个接口掰开揉碎了讲清楚。
3.1 电气特性：为什么是1.2V和350mV？
LVDS的核心电气参数，其实就几个数字。驱动器的输出摆幅典型值是350mV，共模电压在1.2V左右。为什么会这样设计？
你想想看，传统的单端信号，比如TTL电平，0到3.3V摆幅，功耗大不说，高速传输时EMI问题很头疼。LVDS用350mV的摆幅，配合差分传输，天生就有抗共模干扰的优势。我在项目中遇到过，某次EMC测试，单端信号线死活过不了辐射限值，换成LVDS后一次通过。
接收器的输入阈值范围更宽，一般在100mV到1V之间都能正确识别。嗯，这里要注意，接收器的共模输入范围是0.2V到2.2V。如果共模电压跑偏了，信号就废了。
| 参数 | 典型值 | 说明 |
|---|---|---|
| 输出摆幅 | 350mV | 差分电压，峰峰值 |
| 共模电压 | 1.2V | 驱动器输出端 |
| 接收器输入阈值 | ±100mV | 差分输入灵敏度 |
| 传输速率 | 最高3.125Gbps | 取决于具体器件 |
关键点：LVDS的功耗优势来自小摆幅和恒流源驱动。驱动器输出电流典型值3.5mA，终端电阻100Ω，压差正好350mV。这个设计非常巧妙。
3.2 时钟与数据通道：同步与解耦
LVDS在座舱系统里，通常用两种方式传输：一种是时钟和数据分开走，另一种是时钟内嵌到数据里。
分开走的方式，最常见。一组LVDS通道传数据，另一组专门传时钟。我个人习惯用这种方式，因为调试起来方便。用示波器一看时钟沿，就知道数据采样点在哪。
内嵌时钟的方式，比如FPD-Link III或者GMSL，时钟从数据流里恢复出来。好处是节省线束，座舱里线多了确实头疼。但坏处是接收端需要CDR电路，锁相环的抖动性能很关键。我曾经在一个项目中，CDR锁不住，画面闪得厉害，最后发现是电源纹波太大，把PLL干扰了。
数据通道的映射关系，以常见的4通道LVDS为例：
通道0: R0-R5, G0-G1
通道1: G2-G7
通道2: B0-B5
通道3: HSYNC, VSYNC, DE, 保留位
时钟通道: 像素时钟这个映射是VESA标准定义的。但实际项目中，很多SoC和显示面板的映射会不一样。我建议你拿到屏的规格书后，第一件事就是核对数据映射表，否则画面颜色会完全错乱。
个人经验：调试LVDS显示时，先发一个纯色画面，比如红色0xFF0000。然后用示波器抓数据通道，看对应位的电平是否正确。这招比看花屏快多了。
3.3 链路预算：你能传多远？
链路预算，说白了就是算信号从发端到收端，还能不能正确识别。LVDS的链路预算主要受三个因素影响：
- 传输线损耗：PCB走线每英寸大约0.1dB到0.3dB，频率越高损耗越大
- 连接器损耗：每个连接器大约0.5dB到1dB
- 线缆损耗：同轴电缆每米大约0.5dB到1dB（取决于线规和频率）
举个例子，座舱里从主机到显示屏，走线长度大概300mm到500mm。加上两个连接器，总损耗大约：
PCB走线: 500mm × 0.2dB/inch ≈ 4dB
连接器: 2个 × 0.8dB = 1.6dB
总损耗: 5.6dB接收器的输入灵敏度是±100mV，对应差分电压200mV。发端输出350mV，换算成dB是20×log(350/200) ≈ 4.9dB。也就是说，链路损耗超过4.9dB，信号就可能误码。
注意：上面这个例子是理想情况。实际项目中，还要考虑ISI（码间干扰）、串扰、电源噪声等因素。我曾经算过一个链路，理论损耗4.5dB，结果实际测试时眼图闭合了。最后发现是走线阻抗不连续，反射造成的额外损耗。
所以，我建议你做链路预算时，至少留3dB的余量。也就是实际损耗不能超过接收器灵敏度的1/2。这样即使工艺偏差或者温度变化，系统也能稳定工作。
3.4 PCB走线要求：差分对的规矩
LVDS的PCB走线，规矩很多。但核心就三条：阻抗控制、等长、隔离。
阻抗控制：LVDS差分阻抗要求100Ω±10%。这个值怎么实现？取决于PCB的叠层结构、线宽、线距和介质厚度。我常用的4层板，顶层走LVDS，参考层是第二层地平面。线宽6mil，线距8mil，介质厚度4mil，基本能控制在100Ω左右。
等长：差分对内的两根线，长度差要控制在5mil以内。为什么？因为LVDS的传输速率高，1ns的时延差对应约6英寸的走线长度差。5mil的时延差，大约0.8ps，对于1Gbps的信号来说，影响可以忽略。但如果你走线差了100mil，眼图就会明显变差。
隔离：LVDS差分对之间，间距至少是线宽的3倍。我习惯用5倍线宽。差分对和其他信号线，间距至少10倍线宽。特别是时钟通道，要远离数据通道，避免串扰。
避坑指南：我曾经在一个项目中，LVDS走线穿过了电源层的一个大孔。结果阻抗突变，信号反射严重。从那以后，我要求所有LVDS走线必须避开电源层的分割区域。如果实在避不开，就在走线两侧加地过孔，形成屏蔽。
走线时还有一些细节：
- 差分对拐角用45度圆弧，不要用直角
- 过孔尽量少，每个过孔增加约0.5dB损耗
- 终端电阻要靠近接收器放置，距离不超过5mm
- AC耦合电容（如果有）要放在发送端，容值100nF
嗯，这里还要提一句。座舱系统里，LVDS走线经常要经过FPC排线。FPC的阻抗控制比PCB难得多。我建议你要求FPC厂商提供阻抗测试报告，并且留出调试焊盘，方便贴片后实测。
好了，LVDS接口的核心内容就这些。从电气特性到时钟数据通道，再到链路预算和PCB走线，每一步都有坑。但只要你把基础参数记牢，走线规矩做到位，LVDS在座舱系统里是非常可靠的。