1. FOC采样基础：电流采样的重要性、采样定理在电机控制中的应用、采样率选择原则

1.1 为什么电流采样是FOC的命门？

做FOC控制这些年，我越来越觉得电流采样是整个系统的「眼睛」。你想想看，FOC的核心就是精确控制电机的转矩和磁场，而这一切都建立在实时、准确的电流反馈上。没有好的电流采样，后面那些漂亮的PI参数、SVPWM算法全是空中楼阁。

我在项目中遇到过好几次这样的情况：明明算法写得天衣无缝，电机就是跑不顺，要么噪音大，要么效率低。查到最后，问题都出在电流采样上。说白了，采样不准，控制就失控。

电流采样到底有多重要？我总结了几点：

• 转矩控制的基础：FOC通过控制iq电流来间接控制转矩。如果iq采样偏差5%，转矩输出可能偏差10%以上。
• 磁场定向的精度：转子位置估算依赖电流信号。采样噪声会直接污染角度估算，导致磁场定向偏移。
• 系统效率的保障：电流纹波大、采样延迟长，都会增加铜损和铁损，降低电机效率。
• 保护功能的可靠性：过流保护、短路保护都依赖电流采样。采样出问题，保护就是摆设。

1.2 采样定理在电机控制中的应用

说到采样，绕不开奈奎斯特采样定理。教科书上写的是：采样频率必须大于信号最高频率的两倍。但在电机控制里，事情没那么简单。

电机电流信号里有什么？除了基波分量，还有PWM开关频率的谐波、电机齿槽效应产生的纹波、甚至逆变器死区引起的畸变。这些高频成分如果处理不好，就会发生混叠。

我举个例子你就明白了。假设PWM频率是10kHz，电流信号里有一个9.5kHz的谐波。如果你的采样频率是10kHz，那这个9.5kHz的信号会被「折叠」到500Hz的位置。你想想看，控制环路里突然多了一个500Hz的虚假分量，电机能不抖吗？

所以，在实际工程中，我建议遵循以下原则：

1. 采样频率至少是信号最高频率的5-10倍，而不是理论上的2倍。留出足够的裕量。
2. 采样前必须加抗混叠滤波器。硬件上可以用RC低通滤波，软件上可以用均值滤波或FIR滤波。
3. 采样时刻要避开PWM开关噪声。我习惯在PWM载波的波峰或波谷处触发采样，这时候开关噪声最小。

1.3 采样率选择原则

采样率怎么选？这个问题没有标准答案，但有几个原则可以参考。

原则一：与PWM频率对齐

FOC中，电流采样通常与PWM同步。最常见的做法是：每个PWM周期采样一次，采样时刻选在载波波谷。这样采样频率就等于PWM频率。我个人习惯用10kHz-20kHz的PWM频率，对应的采样频率也是10kHz-20kHz。

原则二：考虑电流环带宽

电流环的带宽通常设定在采样频率的1/10到1/20之间。比如采样频率10kHz，电流环带宽可以做到500Hz-1kHz。带宽越高，动态响应越快，但对采样噪声越敏感。

原则三：权衡计算资源

采样频率越高，CPU的负担越重。每个采样点都要执行电流变换、PI计算、SVPWM更新。如果MCU性能有限，采样频率设得太高反而会导致控制周期不稳定。

我整理了一个参考表格，方便你根据应用场景选择：

应用场景	PWM频率	采样频率	电流环带宽	说明
低速高转矩（如机器人关节）	10kHz	10kHz	500Hz	注重转矩平稳性，采样噪声要低
中速通用（如工业伺服）	16kHz	16kHz	800Hz	平衡动态响应和噪声抑制
高速电机（如主轴、无人机）	20kHz	20kHz	1kHz	需要高带宽，对采样延迟敏感
超低功耗（如电池供电设备）	5kHz	5kHz	250Hz	降低开关损耗和计算开销

1.4 实际工程中的采样策略

聊完了理论，说说我实际项目中怎么做的。

单电阻采样 vs 双电阻采样 vs 三电阻采样

这是硬件层面的选择。单电阻采样成本低，但只能在特定时刻采样，算法复杂。双电阻采样是主流方案，性价比高。三电阻采样精度最高，但成本也高。我个人偏好双电阻采样，配合适当的软件补偿，效果已经很好了。

采样时序设计

采样时序是FOC的「命门」。我一般这样安排：

• PWM载波波谷触发ADC采样
• ADC转换完成后触发DMA传输
• DMA传输完成触发中断，在中断里执行电流变换和控制算法
• 控制算法计算完成后，更新PWM比较寄存器

这样一套流程下来，从采样到更新PWM的延迟可以控制在几个微秒以内。

软件滤波的必要性

硬件滤波只能滤掉高频噪声，低频漂移和偏置还得靠软件。我常用的方法有：

• 均值滤波：连续采样4-8次取平均，简单有效
• 一阶低通滤波：截止频率设为电流环带宽的2-3倍
• 卡尔曼滤波：对噪声模型已知的场景效果很好，但计算量大

下一章我会详细讲电流采样的硬件实现，包括运放选型、PCB布局、以及那些容易踩的坑。到时候见。