4、PMIC集成方案：PMIC选型要点、多路输出时序控制、Power Good与使能信号设计
好，咱们进入PMIC集成方案这一节。说实话，PMIC选型这事儿，看着是选芯片，其实是在选整个系统的电源骨架。骨架搭歪了，后面所有电路都得跟着遭殃。我这些年踩过的坑，有一半都跟PMIC选型有关。
4.1 PMIC选型要点：别光看电压和电流
很多新手选PMIC，上来就看输入电压范围、输出电压、最大电流。嗯，这些当然要看，但远远不够。我个人习惯，会先列一个清单，把下面这几项过一遍：
- 通道数量与类型：你需要几路Buck？几路LDO？有没有负压或升压需求？
- 开关频率：高频意味着电感小、纹波小，但开关损耗大。低频反之。我一般选1-2MHz，兼顾效率和尺寸。
- 静态电流(Iq)：这是低功耗设计的命门。待机时Iq超过10μA的PMIC，我基本不考虑。
- 封装与散热：QFN封装散热好，但焊接麻烦。WLCSP省空间，但手工维修基本没戏。
- 保护功能：过流、过温、欠压锁定(UVLO)，缺一不可。
核心观点：PMIC选型，本质是效率、面积、成本、功耗四者的平衡。没有完美的PMIC，只有最适合你系统的PMIC。
举个例子，我之前做一个手持设备，选了颗带6路Buck、4路LDO的PMIC。看着挺全，结果发现它的Iq高达50μA。待机功耗直接超标，最后不得不外挂一颗低Iq的LDO专门给RTC供电。你说折腾不折腾？
4.2 多路输出时序控制：谁先谁后，有讲究
CPE系统里，CPU、DDR、PHY、RF各模块上电是有顺序的。比如，DDR的VDDQ必须先于VTT上电，否则可能锁死。CPU的内核电压通常要等IO电压稳定后才能上电。
时序控制有几种常见做法：
- 硬件延时（RC电路）：简单便宜，但精度差。我一般只在非关键路径上用。
- PMIC内置时序：很多PMIC支持通过寄存器配置上电顺序。这是最推荐的方式。
- GPIO+外部使能：用MCU或CPLD的GPIO去控制各路的EN引脚。灵活，但占用IO资源。
我个人习惯，能用PMIC内置时序就别自己搭。为什么？因为PMIC内部的时序是经过验证的，延时精度高，而且省PCB面积。我曾经在一个项目里，为了省几毛钱，用RC延时控制DDR上电，结果量产时发现温度一低，延时就不够，DDR初始化失败。嗯，从那以后我再也不敢在关键时序上省成本了。
小技巧：查看PMIC数据手册的“Power-Up Sequence”图，重点关注各通道之间的延时时间。通常要求延时在1ms-10ms之间。太短容易误触发，太长影响启动速度。
4.3 Power Good与使能信号设计
Power Good（PG）信号，说白了就是告诉下一级：“我电压稳了，你可以开工了。” 使能信号（EN）则是上级告诉PMIC：“你可以开始干活了。” 这两个信号配合好了，系统才能稳定启动。
设计时要注意几点：
- PG信号的开漏输出：大多数PMIC的PG是开漏输出，需要外部上拉电阻。上拉电压建议用该路输出的电压，或者系统IO电压。
- 使能信号的阈值：EN引脚的阈值电压是多少？1.2V还是0.8V？如果MCU的IO是1.8V，而PMIC的EN阈值是1.5V，那直接连没问题。但如果MCU是3.3V，PMIC的EN阈值只有0.8V，那就要小心了——可能上电瞬间就误触发了。
- 时序匹配：PG信号通常要经过一个延时（比如去抖）再送给下一级。有些PMIC内部已经做了延时，有些需要外部加RC。
警告：千万不要把PG信号直接当作EN信号去控制下一路PMIC！PG信号只是指示电压OK，但它本身可能带有毛刺或抖动。正确的做法是：PG信号送给MCU或CPLD，由它们判断后再发出EN信号。我见过有人直接级联PG到EN，结果系统启动时出现随机死机，查了三天才找到原因。
举个例子，一个典型的CPE系统上电流程是这样的：
1. 输入电源接入，PMIC主控上电
2. PMIC输出第一路（比如3.3V_IO），PG信号拉高
3. MCU检测到PG，延时10ms后，发出EN信号给第二路PMIC
4. 第二路PMIC输出1.8V_DDR，PG信号拉高
5. MCU检测到DDR电压OK，再发出EN给第三路PMIC
6. 第三路PMIC输出0.9V_VTT，PG信号拉高
7. MCU确认所有电压OK，开始初始化DDR和CPU你看，这个流程里，每一级都靠PG和EN信号串联起来。任何一个环节出问题，系统都启动不了。所以设计时一定要留足测试点，方便调试。
4.4 实战中的避坑指南
最后，分享几个我实际项目中遇到的坑：
- 坑一：PG信号被拉低——某次发现系统偶尔启动失败，用示波器一抓，发现PG信号在启动过程中有一个短暂的毛刺，被拉低了1μs。原因是PCB走线太长，耦合了噪声。解决办法：在PG引脚加一个100pF的电容去抖。
- 坑二：使能信号电压不够——MCU的IO是1.8V，但PMIC的EN阈值是2.0V。结果EN信号一直无效，PMIC不工作。解决办法：用一颗电平转换芯片，或者换一颗EN阈值更低的PMIC。
- 坑三：上电顺序反了——DDR的VDDQ和VTT上电顺序搞反，导致DDR控制器锁死。解决办法：重新配置PMIC的时序寄存器，或者调整外部RC延时。
嗯，这些坑说起来都是小问题，但排查起来真的很费时间。所以我的建议是：在设计阶段就把PG和EN的时序图画出来，每个节点的电压、延时、阈值都标清楚。然后拿着这张图去跟PMIC数据手册一一核对。别偷懒，这一步省不了。
好了，PMIC集成方案就讲到这里。下一节咱们聊聊电源噪声抑制和去耦设计，那又是另一个有意思的话题。