第1章雷达系统概述与FPGA的角色

第一章：雷达系统概述与FPGA的角色

雷达，说白了就是「无线电探测与测距」。我经常跟新同事开玩笑：雷达就是个会喊话的蝙蝠。你对着山谷喊一声，听回声回来的时间，就知道山有多远。雷达也一样，只不过它喊的是电磁波。

雷达发射电磁波，碰到目标反射回来。我们测量这个往返时间，就能算出距离。公式很简单：R = c × t / 2，c是光速，t是时间差。嗯，这里要注意，除以2是因为波打了个来回。

我在项目中遇到过不少新人，上来就纠结这个公式。其实你想想看，雷达最核心的就三件事：测距、测速、测角。距离靠时间差，速度靠多普勒频移，角度靠天线波束指向。搞懂这三样，雷达的基本框架就搭起来了。

核心要点：雷达系统本质上是一个「发射-接收-处理」的闭环。发射机产生信号，天线辐射出去，目标反射回来，接收机放大，最后信号处理机提取信息。FPGA就卡在「处理」这个环节上。

雷达信号处理链，我习惯把它分成三段：前端模拟、数字中频、后端处理。每一段都有FPGA的身影。

举个例子。脉冲压缩这一步，说白了就是匹配滤波。时域做卷积，计算量巨大。我记得有一次做某型相控阵雷达，脉冲宽度100μs，采样率100MHz，一个脉冲就是10000个点。用DSP做？一个脉冲要算好几毫秒，根本跟不上PRF。后来换成FPGA，用频域FFT的方式，一个脉冲压缩不到100μs就搞定了。

为什么会这样？因为FPGA是并行架构。DSP是一个核一个核地算，FPGA是成百上千个乘法器同时干活。你想想看，这差距能不大吗？

做雷达系统设计十几年，我选FPGA的原因其实就三条：

实时性：雷达信号处理对延迟极其敏感。FPGA的流水线结构，数据进来处理完出去，延迟只有几个时钟周期。我曾经用FPGA做过一个数字波束形成器，64通道，128个阵元，延迟控制在1μs以内。换GPU？光数据搬运就得几十微秒。
灵活性：雷达的工作模式经常变。搜索模式、跟踪模式、成像模式，每种模式的处理链都不一样。FPGA可以动态重配置。我有个项目，白天做气象雷达，晚上改成监视雷达，就靠FPGA的partial reconfiguration，切换时间不到100ms。
带宽：现代雷达的瞬时带宽动不动就几百MHz甚至GHz。FPGA的高速串行收发器，直接接ADC，数据不用经过任何中间芯片。我见过一个X波段雷达，采样率3.2GSPS，数据直接灌进FPGA，用内部的DSP48模块做数字下变频。这带宽，DSP和CPU根本扛不住。

个人经验：选型时别只看逻辑资源。雷达系统里，DSP slice和BRAM往往才是瓶颈。我建议你先估算一下脉冲压缩需要的乘法器数量，再决定用哪款FPGA。不然做到一半发现资源不够，那可就尴尬了。

说了这么多FPGA的好话，也得泼点冷水。FPGA不是万能的。

我见过不少团队，一上来就想用FPGA搞定所有事情。结果呢？算法迭代慢得要命，调试一个bug要花好几天。为什么？因为FPGA的开发周期长，验证困难。你写个C代码，编译运行，几分钟就知道结果。你写个Verilog，综合布局布线，几个小时过去了，仿真还不一定对。

所以我的建议是：FPGA做它擅长的事——高吞吐、低延迟、确定性的信号处理。而那些复杂的控制逻辑、高级算法、人机交互，交给DSP或者ARM去做。

一个典型的雷达处理架构是这样的：

ADC → FPGA（DDC + 脉冲压缩 + MTI）→ DSP（CFAR + 跟踪）→ ARM（显示 + 控制）

FPGA负责最重、最实时的那部分。DSP做中等粒度的处理。ARM做系统管理和人机交互。各司其职，这才是工程上最稳妥的做法。

避坑指南：我曾经在一个项目里，试图用FPGA实现完整的卡尔曼滤波跟踪。折腾了两个月，资源用了80%，时序还跑不过。后来老老实实把跟踪算法挪到DSP上，一周就搞定了。FPGA不是不能做，而是性价比太低。记住：能用软件做的，就别用硬件。

这一章我们聊了雷达的基本原理、信号处理链，以及FPGA在其中的角色和定位。说白了，FPGA就是雷达系统的「加速器」，专门处理那些计算量大、实时性要求高的任务。

接下来的课程，我会带你一步步深入：从数字下变频怎么做，到脉冲压缩的FPGA实现，再到MTI、CFAR、波束形成……每一章我都会结合我实际项目中的经验和教训来讲。嗯，有些坑是我踩过的，有些技巧是我摸索了好几年才发现的。希望能帮你少走弯路。