第二章 功耗来源分析：从芯片到PCB的每一分损耗
做域控制器热设计，第一步不是拿散热器往上怼，而是搞清楚——功耗到底从哪来的？
我见过不少工程师，一上来就盯着芯片的TDP（热设计功耗）看，觉得只要散热器压得住就万事大吉。结果呢？整机测试时温度超标，一查才发现，PMIC（电源管理芯片）和PCB走线贡献了将近20%的热量。嗯，这坑我踩过。
今天咱们就把功耗来源拆开揉碎了讲。从芯片内部到PCB走线，一个都不放过。
2.1 芯片静态功耗与动态功耗
芯片功耗分两大类：静态功耗和动态功耗。说白了，一个是“躺着也耗电”，一个是“干活才耗电”。
2.1.1 静态功耗：漏电流的“隐形杀手”
静态功耗，也叫漏电流功耗。晶体管关断时，理论上不该有电流流过。但现实是，总有一些“漏网之鱼”。
主要来源有三个：
- 亚阈值漏电流：栅极电压低于阈值时，沟道并未完全关断。工艺越先进（比如7nm、5nm），这个问题越严重。
- 栅极漏电流：栅氧化层太薄，电子直接“隧穿”过去。我记得早年做28nm项目时，这还不是大问题，但到了16nm以下，栅极漏电流就开始让人头疼了。
- PN结漏电流：源漏与衬底之间的反向偏置PN结，总有点漏电。温度每升高10°C，漏电流差不多翻一倍。
关键公式：静态功耗 P_static = V_dd × I_leakage
其中 I_leakage 随温度指数级上升。所以芯片越热，漏电越大；漏电越大，芯片越热——典型的正反馈。
我的经验：做低功耗设计时，千万别忽略静态功耗。我曾经有个项目，常温下静态功耗只有50mW，但到了85°C环境温度，静态功耗飙到了300mW。如果散热设计只按50mW算，那肯定翻车。
2.1.2 动态功耗：干活就得吃饭
动态功耗是芯片工作时消耗的功率。它又分两部分：
- 开关功耗：给负载电容充放电。公式是 P_sw = α × C_L × V_dd² × f。α是翻转率，C_L是负载电容，V_dd是电压，f是频率。
- 短路功耗：信号翻转时，PMOS和NMOS同时导通的那一瞬间，形成从电源到地的短路电流。
你想想看，动态功耗和频率成正比，和电压的平方成正比。所以降电压比降频率划算得多——这也是为什么DVFS（动态电压频率调整）这么流行。
注意：动态功耗是域控制器的主要功耗来源。尤其是AI加速芯片和GPU，动辄几十瓦甚至上百瓦。我见过一个L3级自动驾驶域控，单颗SoC的动态功耗就占了整机功耗的60%以上。
2.2 PMIC转换效率与损耗
PMIC负责把输入的12V或48V电压转换成芯片需要的0.8V、1.2V、1.8V等。但转换过程不是100%高效的。
PMIC的损耗主要来自：
- 导通损耗：MOSFET导通时的电阻R_ds(on)产生的I²R损耗。负载电流越大，损耗越明显。
- 开关损耗：MOSFET开关过程中，栅极电容充放电和电压电流交叠产生的损耗。开关频率越高，损耗越大。
- 静态损耗：PMIC自身控制电路消耗的电流。虽然小，但蚊子腿也是肉。
| PMIC类型 | 典型效率 | 主要损耗点 | 适用场景 |
|---|---|---|---|
| 低压差线性稳压器（LDO） | 50%-70% | 导通管压降损耗 | 小电流、低噪声 |
| 降压转换器（Buck） | 85%-95% | 开关损耗+导通损耗 | 大电流、高效率 |
| 升压转换器（Boost） | 80%-90% | 开关损耗+电感损耗 | 需要升压的场景 |
实际案例：我做过一个域控项目，12V转0.8V给核心供电，电流高达80A。如果用LDO，效率只有6.7%（0.8/12），损耗高达(12-0.8)×80=896W——这热量能把板子烧穿。换成多相Buck，效率做到90%以上，损耗只有80×0.8×(1/0.9-1)≈7.1W。差距一目了然。
避坑指南：我曾经在选PMIC时只看效率曲线，没注意轻载效率。结果系统待机时，PMIC效率掉到50%以下，白白浪费了好几瓦。后来我学乖了，一定要看全负载范围的效率曲线。
2.3 DDR与Flash功耗特性
存储器的功耗，很多人觉得“不就是几瓦嘛”。但域控里DDR和Flash的数量可不少，加起来也是笔不小的开销。
2.3.1 DDR功耗
DDR的功耗分三块：
- 激活功耗：Bank激活时，字线和位线充放电。DDR4单颗约0.5-1W，DDR5更高。
- 读写功耗：数据总线翻转产生的动态功耗。读写带宽越高，功耗越大。
- 刷新功耗：DDR需要定期刷新保持数据。温度越高，刷新频率越快，功耗越大。
我建议你在选DDR时，重点关注两个参数：
- IDD0：激活-预充电电流，反映激活功耗
- IDD4R/IDD4W：读/写电流，反映读写功耗
计算公式：P_DDR ≈ V_dd × (IDD0 × 激活率 + IDD4R × 读带宽占比 + IDD4W × 写带宽占比 + IDD5 × 刷新率)
其中IDD5是刷新电流，温度每升高10°C，刷新频率翻倍。
2.3.2 Flash功耗
Flash（eMMC、UFS、NVMe SSD）的功耗特性跟DDR不太一样：
- 读功耗：相对较低，一般1-3W
- 写功耗：比读高不少，尤其是随机写，可能到5-8W
- 空闲功耗：进入低功耗模式后，可以降到几十mW
注意：Flash的写操作会产生大量热量。我遇到过一个问题：域控连续写入日志时，Flash温度飙到95°C，导致写入速度下降，形成“温度-降速”的恶性循环。后来加了散热垫才解决。
2.4 SerDes与PHY功耗
SerDes（串行器/解串器）和PHY（物理层芯片）负责高速数据传输。摄像头、雷达、以太网都离不开它们。
功耗主要来自：
- 发送端：驱动差分信号需要电流。信号幅度越大、速率越高，功耗越大。
- 接收端：均衡器（EQ）和时钟恢复电路（CDR）消耗功率。长走线或劣质线缆需要更强的均衡，功耗更高。
- PLL：锁相环产生高频时钟，功耗跟频率成正比。
| 接口类型 | 速率 | 典型功耗（每通道） | 备注 |
|---|---|---|---|
| GMSL（车载SerDes） | 6Gbps | 150-250mW | 用于摄像头 |
| PCIe Gen4 | 16GT/s | 300-500mW | 用于SSD/GPU |
| 1000BASE-T1（车载以太网） | 1Gbps | 200-400mW | 单对线 |
我的经验：域控里SerDes数量多，加起来功耗不容小觑。一个L3级域控可能有8-12路摄像头，每路SerDes 200mW，光这就2.4W了。再加上以太网PHY、PCIe PHY，轻松上5W。做热仿真时千万别漏了它们。
2.5 PCB走线铜损与过孔损耗
这部分最容易被忽视。很多人觉得PCB走线能有多大损耗？但大电流下，铜损和过孔损耗会让你大吃一惊。
2.5.1 铜损
铜损就是走线电阻产生的I²R损耗。走线电阻跟长度成正比，跟截面积成反比。
1盎司铜（35μm厚）的方块电阻大约是0.5mΩ/□。举个例子：
- 一条10mm长、0.5mm宽的走线，电阻约1mΩ
- 流过10A电流时，铜损 = 10² × 0.001 = 0.1W
- 如果走线长100mm，铜损就是1W
你想想看，域控里大电流走线（比如核心供电）可能有好几条，每条都贡献几瓦，加起来就是十几瓦。
关键建议：大电流走线尽量用宽线，或者用多层铜皮并联。我习惯把核心供电走线做到3mm以上宽，并且上下层用多个过孔并联，把电阻压到0.5mΩ以下。
2.5.2 过孔损耗
过孔也有电阻。一个标准过孔（0.3mm孔径，1.6mm板厚）的电阻大约0.5-1mΩ。看起来不大，但过孔数量多时，损耗就上来了。
更关键的是，过孔是热集中点。电流流过过孔时，局部发热严重。我见过一个案例：核心供电的过孔只放了4个，结果过孔温度比周围高了20°C，差点烧坏板子。
避坑指南：我曾经在设计时只放了6个过孔给80A的电流，结果热成像一看，过孔区域温度105°C。后来增加到20个过孔，温度降到70°C。我的经验是：大电流过孔至少放10个以上，并且均匀分布。
小结
功耗来源分析，说白了就是搞清楚每一瓦电去哪了。芯片静态功耗和动态功耗是主力，PMIC转换效率决定了有多少电被浪费，DDR和Flash的功耗特性影响系统待机和满载表现，SerDes和PHY虽然单个功耗不大但数量多，PCB走线和过孔损耗则是容易被忽略的“隐形杀手”。
做热设计时，我建议你把所有功耗来源列个清单，逐项估算，然后留20%的余量。这样出来的方案才靠谱。
下一章，咱们聊聊热阻网络与热仿真建模——怎么把这些功耗转化成温度，提前发现热点。