2. 晶圆级封装（WLP）：从工艺到实战

晶圆级封装，简称WLP，是我个人非常喜欢的一种封装形式。为什么？因为它在晶圆上就把封装做完了，省去了传统封装里切割、贴片、打线这些繁琐步骤。说白了，就是直接在晶圆上长凸点，然后一切片，芯片就能上板了。

我刚开始接触WLP时，觉得这玩意儿太神奇了。后来做了几个项目才发现，它背后的门道其实很深。今天我就把WLP的工艺流程、扇入扇出的区别、RDL技术，以及那些容易踩坑的地方，一次性讲清楚。

2.1 晶圆级封装工艺流程

WLP的流程，我习惯把它分成三大步：前处理、再布线、植球。每一步都有讲究。

1. 晶圆准备与清洗：先把晶圆上的杂质清干净。嗯，这一步看似简单，但做不好后面全白搭。
2. 介质层沉积：在芯片表面涂一层聚合物，通常是聚酰亚胺或BCB。这层东西起绝缘和保护作用。
3. RDL制作：把芯片的I/O焊盘重新布线，拉到我们想要的位置。这是WLP的核心，后面细讲。
4. 凸点下金属层（UBM）：在RDL的末端做一层金属过渡层，用来粘附凸点。
5. 植球与回流焊：把焊料球放上去，一加热就焊住了。
6. 切割：沿着划片道把晶圆切成单颗芯片。

我在项目中遇到过一件事：有一批晶圆做完WLP后，植球时发现焊料球老是歪。查了半天，原来是RDL表面太光滑，UBM附着力不够。后来我们调整了RDL的粗糙度，问题才解决。

2.2 扇入型与扇出型WLP

这两个概念，很多人一开始容易搞混。我简单解释一下。

扇入型WLP：凸点直接做在芯片的原有面积内。说白了，就是芯片多大，封装就多大。这种方案成本低，但I/O数量受限。适合那些引脚少的芯片，比如电源管理IC、传感器。

扇出型WLP：把凸点做到芯片面积之外。怎么做到的？先把芯片埋进塑封料里，然后在塑封料表面做RDL，把I/O引出来。这样封装面积比芯片大，能放更多引脚。

你想想看，扇出型WLP为什么火？因为它解决了两个痛点：一是I/O密度可以做得更高，二是散热更好。我记得2018年做的一个手机射频芯片项目，客户要求封装尺寸必须小于芯片面积，那只能用扇入。后来换了个项目，I/O数量翻了一倍，扇入搞不定了，只能上扇出。

对比项	扇入型WLP	扇出型WLP
封装面积	等于芯片面积	大于芯片面积
I/O密度	低（一般<200个）	高（可达上千个）
成本	低	较高
典型应用	电源IC、传感器	射频芯片、应用处理器

2.3 重布线层（RDL）技术

RDL是WLP的灵魂。它的作用就是把芯片边缘的焊盘，重新分布到我们想要的位置。你可以把它想象成在芯片表面铺了一层新的电路。

RDL的材料通常有两种：铜和铝。铜的导电性好，但工艺复杂；铝便宜，但电阻大。我个人习惯用铜，尤其是高频信号，铜的损耗小很多。

RDL的制作流程大致是：

1. 涂光刻胶
2. 曝光显影，开出RDL图形
3. 电镀铜
4. 去胶，刻蚀掉多余的种子层

这里有个细节：RDL的线宽线距。扇入型WLP的RDL线宽一般在5-10微米，扇出型可以做到2-3微米。为什么？因为扇出型的RDL是在塑封料表面做的，平整度更好。

我记得有一次，一个客户要求RDL的电阻必须小于0.1欧姆。我们算了半天，发现铜的厚度至少要4微米。结果电镀时电流密度没控制好，RDL表面坑坑洼洼。后来调整了电镀液配方，才把表面质量做上去。

2.4 晶圆级封装的关键挑战

WLP看着简单，实际做起来挑战不少。我总结了几个最常见的坑。

挑战一：晶圆翘曲

晶圆做完WLP后，因为各层材料的热膨胀系数不同，很容易翘曲。翘曲大了，光刻对不准，植球也植不好。怎么办？我建议在工艺设计时就做热应力仿真，选匹配的材料。

挑战二：RDL可靠性

RDL在温度循环中容易开裂。尤其是扇出型WLP，RDL要跨过芯片和塑封料的边界，那里应力最集中。我曾经做过一个加速老化测试，RDL在1000次温度循环后出现了微裂纹。后来我们在RDL下面加了一层应力缓冲层，寿命才达标。

挑战三：凸点共面性

所有凸点的高度必须一致，不然贴片时有的焊上了，有的没焊上。影响共面性的因素很多：植球机的精度、焊料球的尺寸公差、回流焊的温度均匀性。我一般要求凸点高度公差控制在±5微米以内。

挑战四：测试与筛选

WLP的测试是在晶圆级做的，叫晶圆级测试。但问题是，有些缺陷在晶圆级测不出来，要等切割后才能发现。比如芯片边缘的裂纹，切割时才会暴露。所以，我建议在晶圆级测试后，加一道切割后的抽检。

好了，关于晶圆级封装，我就讲这么多。下一节我们聊聊更复杂的封装形式，到时候再细说。

---

公众号:蓝海资料掘金营，微信deep3321