一、系统级封装（SiP）的核心概念
系统级封装，圈内人常叫它SiP。说白了，就是把多个不同功能的芯片，塞进一个封装里。我刚开始接触这个技术时，觉得它有点像乐高——把CPU、内存、电源管理、射频前端这些模块，统统集成到一个封装体里。
你可能会问：那跟SoC有什么区别？嗯，这个问题我当年也困惑过。SoC是在一颗芯片上集成所有功能，而SiP是把多颗现成的芯片，通过封装手段组合在一起。各有各的玩法，但SiP有个天然优势——开发周期短，不用重新流片。
SiP的核心定义：将多个具有不同功能的裸芯片（Die）、无源元件、甚至MEMS器件，通过先进封装技术集成在一个封装基板上，形成一个功能完整的系统。
1.1 SiP的五大优势
我在项目中总结过，SiP的优势可以归纳为五点。每一点都是实战中实打实的好处。
- 小型化：面积可以缩小30%-50%。我做过一个物联网模块，原来用PCB板级方案要25mm×25mm，换成SiP后直接缩到15mm×15mm。
- 高性能：芯片间互连距离大幅缩短。信号延迟从纳秒级降到皮秒级，你想想看，这对高速设计意味着什么。
- 低功耗：寄生参数减小，驱动功耗自然下降。我记得有个项目，SiP方案比板级方案功耗低了约20%。
- 开发周期短：不用重新设计芯片，直接用现成的die。我曾经三个月就搞定了一个SiP项目，要是做SoC，至少一年起步。
- 异质集成：可以把硅基、GaAs、SiGe、MEMS这些不同工艺的芯片放在一起。这是SoC做不到的。
个人经验：我建议你在评估是否采用SiP时，先算一笔账——如果产品量不大（小于100万颗/年），SiP的NRE成本优势非常明显。量大反而要考虑SoC。
二、多芯片模组（MCM）技术
MCM是SiP的前身，也是SiP的基础。我最早接触封装就是从MCM开始的。那时候做的是MCM-C（陶瓷基板），现在主流是MCM-D（沉积薄膜）和MCM-L（层压基板）。
2.1 MCM的三种主流类型
| 类型 | 基板材料 | 线宽/线距 | 典型应用 |
|---|---|---|---|
| MCM-L | FR-4、BT树脂 | 50-100μm | 消费电子、物联网 |
| MCM-C | 陶瓷（Al₂O₃、AlN） | 25-50μm | 军工、航空航天 |
| MCM-D | 硅、陶瓷（薄膜工艺） | 5-20μm | 高频通信、光模块 |
我个人习惯，做消费类产品首选MCM-L，成本低、供应链成熟。但如果是射频或者高速信号，我建议用MCM-D，它的寄生参数控制得更好。
避坑指南：我曾经在一个MCM项目中，因为基板热膨胀系数（CTE）没匹配好，导致温度循环后焊点开裂。后来学乖了——选基板时一定要看CTE，硅芯片的CTE约2.6ppm/℃，基板最好选3-5ppm/℃的。
2.2 MCM的互连技术
MCM的互连方式，我总结下来主要有三种：
- 引线键合（Wire Bonding）：最传统的方式，成本低，但寄生电感大。适合低频、低引脚数场景。
- 倒装焊（Flip Chip）：通过凸点直接连接，寄生参数小。我现在做高速设计基本都用这个。
- 硅通孔（TSV）：3D集成的核心，垂直互连，最短路径。但成本高，工艺复杂。
你想想看，如果做的是DDR内存颗粒的MCM，用引线键合肯定不行，信号完整性会崩掉。倒装焊是底线。
三、嵌入式无源元件
嵌入式无源元件，就是把电阻、电容、电感这些被动器件，直接做在封装基板内部。为什么要这么做？说白了，就是省面积、降寄生。
我记得有个客户做手机射频前端，板级方案用了40多颗0201电容，占了一大片面积。后来改用嵌入式电容，面积省了60%，而且高频性能更好。
3.1 嵌入式电阻
嵌入式电阻通常用薄膜工艺实现。材料一般是NiCr或TaN，通过激光修调来调整阻值。
// 嵌入式电阻设计示例
// 目标阻值：50Ω ±1%
// 材料：NiCr，方阻 100Ω/□
// 计算长宽比
R = Rs * (L / W)
50 = 100 * (L / W)
L / W = 0.5
// 取W = 200μm，则L = 100μm
// 实际设计中要考虑端头效应，建议L增加10%实战技巧：我建议嵌入式电阻的阻值控制在10Ω-100kΩ之间。太小的阻值工艺难控制，太大的阻值占用面积大。另外，激光修调时要注意不要伤到基板。
3.2 嵌入式电容
嵌入式电容常用高介电常数材料，比如BaTiO₃填充的聚合物薄膜。单位面积电容密度能做到1-10nF/cm²。
为什么会用嵌入式电容？因为去耦电容放在芯片旁边，效果最好。但板级方案放不下那么多电容，嵌入式就解决了这个问题。
| 参数 | 嵌入式电容 | 表贴电容 |
|---|---|---|
| 寄生电感 | <0.1nH | 0.5-1nH |
| 工作频率 | 可达10GHz+ | 通常<3GHz |
| 温度稳定性 | 中等 | 好（C0G） |
四、SiP的电磁兼容性（EMC）设计
EMC设计，是SiP项目中最容易翻车的地方。我见过太多项目，功能都调通了，一测EMC就挂。嗯，这里要注意，EMC问题在SiP中比在PCB中更难调试，因为封装内部你没法飞线。
4.1 SiP中的EMC三大挑战
- 串扰：芯片间距小，信号线挨得近，容性耦合和感性耦合都很严重。
- 电源完整性：多个芯片共用电源网络，开关噪声互相干扰。
- 辐射发射：封装内部的电流环路形成天线效应，高频时辐射超标。
我建议你在SiP设计阶段，就要把EMC考虑进去。等流片回来再改，基本没戏。
4.2 EMC设计实战要点
以下是我在多个SiP项目中总结出的EMC设计要点：
- 分层设计：电源和地平面要完整，不要有大的开槽。我习惯用叠层结构：信号-地-电源-信号，这样能形成天然的去耦电容。
- 隔离布局：数字芯片和模拟芯片要分开，中间加地隔离带。曾经有个项目，ADC和DSP放太近，结果ADC的信噪比掉了10dB。
- 去耦电容：每个芯片的电源引脚旁边都要放去耦电容。嵌入式电容优先，不行就用表贴的。
- 屏蔽设计：射频模块最好加金属屏蔽罩。我做过一个蓝牙SiP，不加屏蔽罩时灵敏度-90dBm，加了之后提升到-95dBm。
核心原则：SiP的EMC设计，要从源头控制噪声，而不是等噪声产生了再去滤波。源头控制包括：减小电流环路面积、控制信号上升时间、优化电源分配网络。
4.3 一个实用的EMC设计流程
下面这个流程图，是我自己总结的SiP EMC设计流程。每次做新项目，我都会按这个步骤走一遍。
这个流程看起来简单，但每一步都有坑。我建议你至少留出两周时间做EMC仿真，不要等到样品出来再测，那时候改起来成本太高了。
重要提醒：SiP的EMC测试和PCB级不一样。封装内部的辐射没法直接测，只能通过近场扫描或者芯片内置的BIST电路来评估。我建议你在设计时就预留测试点，不然后期debug会非常痛苦。
好了，关于SiP的这四大块内容，我就讲到这里。每个点展开都能讲一整天，但核心思想就一个——SiP不是简单的芯片堆叠，而是一门系统级的工程艺术。从MCM的基础，到嵌入式元件的精妙，再到EMC设计的严谨，每一步都需要你用心去打磨。