一、芯片堆叠技术概述

1.1 什么是芯片堆叠

芯片堆叠，说白了就是把多个芯片像叠三明治一样摞起来。

传统的芯片是平铺在基板上的，一个挨一个。堆叠技术呢，是把它们垂直叠放，通过硅通孔（TSV）或者微凸点互联。我刚开始接触这个技术时，也觉得挺魔幻的——芯片还能这么玩？

举个例子，你手上有CPU、内存、电源管理三个芯片。传统做法是并排放，占地方。堆叠之后，把它们上下摞在一起，面积直接缩小到原来的三分之一。

1.2 为什么需要堆叠

这个问题我问过很多刚入行的工程师。答案其实很直接——摩尔定律快撑不住了。

你想想看，芯片制程从28nm走到7nm，再到3nm，每往前走一步，研发成本翻倍，良率掉得让人心疼。我在14nm项目上就吃过这个亏，光一个光刻层的对准问题，折腾了三个月。

堆叠技术给了我们另一条路：

• 面积不够，垂直来凑——手机内部空间就那么点，堆叠能塞进更多功能
• 性能瓶颈——芯片之间的连线太长，信号延迟大。堆叠后互联距离从毫米级降到微米级
• 异构集成——不同工艺的芯片（比如逻辑芯片用7nm，内存用28nm）可以各取所长，堆在一起
• 成本控制——小芯片堆叠，良率比做大芯片高得多。我算过一笔账，同样面积下，4个小芯片堆叠的总体良率比单一大芯片高15%以上

1.3 堆叠技术的演进历史

堆叠不是新鲜事。我入行那会儿，2000年代初，就有工程师在琢磨怎么把芯片叠起来。

年代	技术阶段	典型方案	我印象中的事
2000-2005	萌芽期	引线键合堆叠	那时候堆叠就是简单叠，用金线连，可靠性堪忧
2005-2010	探索期	TSV技术出现	我记得第一次看到TSV样品，觉得这玩意儿太精妙了
2010-2015	成熟期	HBM、3D NAND	HBM把堆叠玩出了花，带宽直接起飞
2015-2020	爆发期	Foveros、CoWoS	Intel和台积电开始神仙打架
2020-至今	普及期	混合键合、Chiplet	现在不做堆叠，都不好意思说自己是做芯片的

为什么会这样演进？说白了，需求驱动。手机越做越薄，性能要求越来越高，不堆叠根本没法玩。

1.4 未来趋势

我个人判断，未来五年堆叠技术会往这几个方向走：

• 混合键合（Hybrid Bonding）——不用微凸点，直接铜对铜键合。间距能小到1微米以下。我去年看过一个demo，那密度，啧啧
• 光学互联——电互联的带宽到头了，光互联可能是出路。不过这个还早，我估计至少五年后才能量产
• 3D SoC——把整个系统堆成一个芯片。不是简单的芯片堆叠，而是功能模块直接垂直集成
• 热管理——堆叠越多层，散热越头疼。我建议做堆叠的工程师，一定要把热仿真放在前面，不然后面哭都来不及

1.5 知识体系框架

下面这张图，是我自己总结的堆叠技术知识体系。你把它吃透了，后面章节学起来会轻松很多。

这张图把堆叠技术的核心脉络理清楚了。从为什么需要堆叠，到技术类型，再到演进历史和未来趋势，最后落到热管理和良率这两个实战关键点上。后面的章节，我们会一个一个拆开来讲。

---

公众号:蓝海资料掘金营，微信deep3321