3、TSV(硅通孔)技术:TSV制造流程、关键工艺参数、电镀与CMP工艺控制

各位工程师朋友,咱们接着聊芯片堆叠。上一章讲了微凸点,那是芯片之间的“表面连接”。但如果你想把芯片堆得更厚、集成度更高,就得用到TSV——硅通孔。

TSV,说白了就是在硅片上打孔,然后填满导电材料。这玩意儿是3D集成的核心。我当年第一次接触TSV项目时,心里直打鼓——在脆生生的硅片上打孔,还要保证不漏电、不断路,这活儿真不简单。

3.1 TSV制造流程:从打孔到填孔

TSV的制造流程,我习惯把它分成四大步:刻孔 → 绝缘 → 阻挡层/种子层 → 电镀填孔。每一步都藏着坑。

  1. 深反应离子刻蚀(DRIE):也就是打孔。用Bosch工艺,交替进行刻蚀和钝化,刻出高深宽比的通孔。深宽比通常做到10:1甚至20:1。
  2. 绝缘层沉积:用PECVD或热氧化法,在孔壁生长一层SiO₂。这层膜必须均匀,否则后面会漏电。
  3. 阻挡层/种子层沉积:先溅射Ti/TiN或Ta/TaN作为阻挡层,防止铜扩散。再溅射一层铜种子层,为电镀做准备。
  4. 电镀铜填充:从底部向上填充铜。这是最考验工艺的一步。
  5. CMP平坦化:把表面多余的铜磨掉,露出通孔。

核心要点:TSV的成败,80%取决于刻蚀和电镀。刻不好,孔歪了;镀不好,孔里留空洞。

3.2 关键工艺参数:深宽比、侧壁粗糙度、应力

这里我挑三个最要命的参数讲讲。

3.2.1 深宽比(Aspect Ratio)

深宽比 = 孔深 / 孔径。比如孔深100μm,孔径10μm,深宽比就是10:1。

深宽比越高,工艺越难。为什么?因为刻蚀气体和电镀液都很难进入深孔底部。我见过一个项目,深宽比做到15:1,结果底部死活镀不上铜。后来我们调整了刻蚀参数,把侧壁角度从89°改到87°,才勉强搞定。

3.2.2 侧壁粗糙度

刻蚀时,Bosch工艺会在侧壁留下“扇贝纹”。这玩意儿会导致电场集中,影响绝缘层质量。我建议侧壁粗糙度控制在50nm以下。怎么控制?调整刻蚀/钝化周期时间,缩短单周期刻蚀量。

3.2.3 热应力

铜和硅的热膨胀系数差很多。铜是17ppm/℃,硅是2.6ppm/℃。温度一变化,铜柱就会挤压硅孔,导致裂纹。我记得有个产品在温度循环测试中挂了,拆开一看,TSV周围的硅都裂了。后来我们在铜里掺了少量镍,降低了热膨胀系数。

参数 典型值 影响
深宽比 10:1 ~ 20:1 影响填充均匀性
侧壁粗糙度 < 50nm 影响绝缘层质量
热应力 < 200MPa 影响可靠性

3.3 电镀工艺控制:无空洞填充

电镀是TSV的“心脏”。填不好,孔里留个空洞,电流密度就会不均匀,芯片用着用着就短路了。

电镀的关键是添加剂。我常用的配方是:

  • 加速剂(如SPS):让底部镀得快
  • 抑制剂(如PEG):让顶部镀得慢
  • 整平剂(如JGB):让表面更平整

这三种添加剂配合,实现“底部优先填充”。说白了,就是让铜从孔底往上长,而不是从孔口堵住。

我的经验:电镀液的温度要控制在25±1℃。温度高了,加速剂分解快;温度低了,填充速度慢。我曾经因为空调故障,温度升到28℃,结果一批TSV全出了空洞。从那以后,我每天上班第一件事就是看电镀槽的温度记录。

电镀电流密度也很关键。我一般用两步法:先小电流(1-2 ASD)成核,再大电流(3-5 ASD)快速填充。这样能减少空洞。

3.4 CMP工艺控制:平坦化与铜残留

CMP,化学机械抛光。说白了就是把表面多余的铜磨掉,只留下孔里的铜。

CMP的难点在于选择性。你要磨掉铜,但不能磨掉太多硅。我常用的浆料是:

  • 对铜的去除速率:3000-5000 Å/min
  • 对硅的去除速率:< 100 Å/min

这样,铜磨完了,硅基本没动。

但有个坑:碟形凹陷。CMP时,铜比硅软,磨着磨着,铜表面就凹下去了。这会导致后续键合时接触不良。怎么解决?

  • 调整抛光垫硬度:用硬垫减少凹陷
  • 优化下压力:从3psi降到2psi
  • 终点检测:用光学终点检测,铜一露出来就停

注意:CMP后一定要做清洗。浆料里的二氧化硅颗粒如果残留在孔里,会导致漏电。我见过一个案例,清洗不彻底,TSV漏电流从1nA飙升到10μA。后来我们加了兆声清洗步骤,才把颗粒洗掉。

3.5 知识体系总览

下面这张图,是我自己整理的TSV技术核心逻辑。你看一眼,就能把整个流程串起来。

TSV技术核心逻辑 TSV制造流程 ① DRIE刻蚀 ② 绝缘层沉积 ③ 阻挡层/种子层 ④ 电镀填孔 关键工艺参数:深宽比、侧壁粗糙度、热应力 电镀控制 添加剂(加速/抑制/整平) CMP控制 选择性、碟形凹陷、终点检测 目标:无空洞、低应力、高可靠性TSV

你看,从制造流程到关键参数,再到电镀和CMP控制,最终都指向同一个目标——无空洞、低应力、高可靠性的TSV。每一步都是环环相扣的。

避坑指南:我曾经在电镀环节吃过亏。当时为了赶进度,缩短了电镀时间,结果TSV底部出现了微米级的空洞。后来我们用X射线检测才发现。从那以后,我坚持每批TSV都做X射线抽检,绝不省这一步。

好了,TSV技术就聊到这儿。记住,TSV不是“打个孔填上铜”那么简单。刻蚀的粗糙度、电镀的添加剂配比、CMP的终点检测,每一个细节都决定了最终良率。你想想看,一个芯片里可能有几万个TSV,只要一个出问题,整个芯片就废了。所以,工艺控制必须做到极致。


专注资料整理